高速电路板布局指南
因此，将地平面靠近信号源减少
电感，有助于遏制EMI。
图11-36
示出了一个例子
8层堆叠起来。在堆叠时，在带状线信号层是
最安静的，因为它们是由电源和接地平面居中。实心
地平面旁边的电源层创建了一组低ESR电容。
随着集成电路的边缘速率越来越快，这些
技术有助于抑制EMI。
图11-36 。例如八层层叠的
信号
地
信号
动力
地
信号
地
信号
在电路板上元件的选择和正确的位置是很重要的
控制电磁干扰。
以下准则可以减少EMI ：
■
■
■
■
选择低电感元件，如表面贴装电容
低ESR和等效串联电感。
使用正确接地的最短电流返回路径。
用脚踏实地的飞机旁边的电源层。
在不得已的情况下，利用各自的接地层旁
每个分段的功率平面为模拟和数字电路。
另外
FPGA专用
信息
本节提供以下附加信息
推荐Altera公司的电路板设计和信号完整性：
FPGA的具体结构，联合测试行动组（JTAG）测试，并
永久测试点。
CON组fi guration
该
DCLK
信号用于在配置器件和被动串行（PS）的
和被动并行同步（ PPS）的配置方案。这
信号驱动的Altera器件边沿触发引脚。因此，任何
过冲，下冲，振铃，串扰或其他噪声会影响
配置。使用相同的准则设计的时钟信号
Altera公司。
2007年5月
11–29
的Stratix II器件手册，第2卷
