高速电路板布局指南
图11-25 。戴维南并行飞控终端
V
CC
接收器/负载
R
1
来源
Z
o
= 50
Ω
PAD
R
2
主动并行端接
图11-26
展示活动并行端接方案，其中的
终接电阻器（R
T
= Z
o
）被连接到一个偏置电压（V
BIAS
） 。在这
方案中，所述电压被选择为使得输出驱动器可以得出电流
从高和低电平信号。但是，这种方案需要
独立电压源，可以吸收和源出电流匹配
输出传输速率。
图11-26 。主动并行端接
VBIAS
RT =咗
S
ZO = 50
Ω
L
STUB
Altera公司。
2007年5月
11–21
的Stratix II器件手册，第2卷
