高速电路板布局指南
■
■
■
■
保证
D
> 2S ，以尽量减少两者之间的串扰
差分对。
将差分走线
S
= 3H当它们离开装置
最大限度地减少反射噪声。
保持两个差的走线长度相同，以尽量减少
歪斜和相位差。
避免使用多个过孔，因为这可能导致阻抗
失配和电感。
终止
计划
阻抗不匹配引起的信号，以反映来回沿
线，导致在负载接收振铃。振铃降低
接收机的动态范围，并且可能会导致错误触发。为了消除
反射，所述源的阻抗（Z
S
）必须等于阻抗
跟踪（Z
o
） ，以及作为负载的阻抗（Z
L
） 。本节
讨论以下信号匹配方案：
■
■
■
■
■
■
简单的并行端接
戴维南并行端接
主动并行端接
系列-RC并联终端
系列终端
差分对终止
简单的并行端接
在一个简单的并行端接方案，终端电阻（R
T
）是
等于线阻抗。将第r
T
尽可能靠近负载尽可能
是有效的（见
图11-22） 。
图11-22 。简单的并行端接
STUB
S
ZO = 50
Ω
L
RT =咗
S
=源
L
- 负载
从R短线长度
T
到接收器引脚和焊盘应尽可能
越小越好。长短线长度引起的反射接收器
垫，从而导致信号劣化。如果您的设计需要一个漫长的
终结器和接收，安置之间终止线
的电阻变得很重要。对于长终止线长度，使用
飞经的终止（见
图11-23 ） 。
Altera公司。
2007年5月
11–19
的Stratix II器件手册，第2卷
