初步
引脚德网络nitions
（续）
名字
TMS
I / O
描述
CY7C1471V33
CY7C1473V33
CY7C1475V33
JTAG串行输入
串行数据，在到JTAG电路。
采样于TCK的上升沿。如果JTAG功能
同步
不被使用时，此引脚可断开或连接到V
DD
。该引脚不
适用于TQFP封装。
JTAG
- 时钟
-
时钟输入JTAG的电路。
如果JTAG功能没有被利用，必须将此引脚
连接到V
SS
。该引脚上没有TQFP封装。
未连接。
内部没有连接到芯片。 144M和288M的扩展地址
引脚和内部不连接到芯片。
提供一个地址，并进行多达四个不读
重新确立的地址输入。 ADV / LD必须驱动为低电平
为了装入一个新的地址到SRAM ，如上述
上述单读访问部分。的顺序
脉冲串计数器是由MODE输入信号来确定。一个低电平
输入的模式选择线性突发模式中，高选择一个
交错突发序列。这两个突发计数器使用A0和
A 1中的色同步信号序列，并且将递增，当环绕
mented充分。在ADV / LD高投入将增加
无论芯片的状态下的内部突发计数器使能
输入或WE 。 WE被锁在一个脉冲串周期的开始。
因此，访问（读或写）的类型被保持
整个突发序列。
单写访问
当满足下列条件都写入访问被启动
满意在时钟的上升： （ 1 ） CEN为低电平， （ 2 ） CE
1
，CE
2
,
和CE
3
是全部置为有效，和（3）的写信号WE
为低电平。出现在地址总线上的地址
被加载到地址寄存器。写信号是
锁存到控制逻辑块。数据线是
自动三态不管OE输入的状态
信号。这允许外部逻辑来呈现所述数据
DQS和DQP
X
.
在下一个时钟上升提交的DQ和DQP的数据
X
（或字节写操作的一个子集，见真值表
详情）输入锁存到设备和写入是
完整的。额外的访问（读/写/取消）即可
启动了这个周期。
在写操作期间写入的数据由控制
BW
X
信号。该CY7C1471V33 ， CY7C1473V33和
CY7C1475V33提供了一个描述字节写能力
在真值表。断言写使能输入（ WE）与
所选择的字节写选择输入会选择写
唯一所需的字节数。在一个字节写入字节未选择
操作将保持不变。一个同步自定时
写入机制被提供以简化的写
操作。字节写入功能已被列入为
极大地简化了读/修改/写的序列，它可以是
减少到简单的字节写操作。
因为
该
CY7C1471V33,
CY7C1473V33
和
CY7C1475V33是常见的I / O设备，数据不应该
驱入装置而输出是活动的。输出
启用（ OE ）可以提交数据之前被释放HIGH
到DQS和DQP
X
输入。这样做将三态输出
驱动程序。为安全起见， DQS和DQP
X
是automati-
在写入周期中的数据部分期间，美云三态，
不管OE的状态。
TCK
NC
功能概述
该CY7C1471V33 ， CY7C1473V33和CY7C1475V33是
同步流过一阵的SRAM专
消除等待状态时写读过渡。所有
同步输入都会通过由控制输入寄存器
在时钟的上升沿。该时钟信号被限定用
时钟使能输入信号（ CEN ） 。如果CEN为高电平时，时钟
信号不被识别和所有内部状态被保持。
所有的同步操作是合格与CEN 。最大
从时钟上升接入延迟（叔
CDV
）为6.5纳秒（ 133 - MHz的
装置） 。
访问可通过发出三个芯片使启动
（ CE
1
，CE
2
，CE
3
）活性在时钟的上升沿。如果时钟
启用（ CEN ）为低电平有效和ADV / LD为低电平时，
提供给该装置的地址将被锁存。该
访问既可以一个读或写操作，这取决于
写的状态使能（ WE） 。 BW
X
可用于
进行字节写操作。
写操作是通过写使能（ WE）资格。所有
写操作被简化片上同步自定时写
电路。
三个同步芯片启用（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（ OE ）简化了深度扩展。
所有操作（读，写，并取消）是流水线。
ADV / LD应驱动至低电平，一旦设备已被
取消选择以加载新的地址的下一个
操作。
单一的读访问
当满足下列条件的读取访问启动
满意在时钟的上升： （ 1 ） CEN为低电平， （ 2 ） CE
1
，CE
2
,
和CE
3
所有的断言活跃， （ 3 ）写使能输入
信号WE为无效高电平，并且4） ADV / LD被断言
低。呈现给地址输入端的地址被锁存
入地址寄存器，并提交给存储器阵列
和控制逻辑。所述控制逻辑确定读
访问过程中，允许所请求的数据，以
传播到输出缓冲器。的数据是内6.5可用
NS （ 133 - MHz器件）提供OE是低电平有效。后的第一次
的读访问时钟，输出缓冲器由控制
OE和内部控制逻辑。 OE必须驱动为低电平的
订购的设备驱动所请求的数据。对
随后的时钟，另一个操作（读/写/取消）
可以启动。当SRAM被取消，在时钟上升沿
通过芯片中的一个使能信号，其输出将为三态
马上。
突发读访问
该CY7C1471V33 ， CY7C1473V33和CY7C1475V33有
片上的突发计数器，其允许用户的能力
文件编号： 38-05288牧师* E
第9页29
