【初步CY7C1471V33CY7C1473V33CY7C1475V3372兆位（ 2M ×36 / 】,IC型号CY7C1473V33,CY7C1473V33 PDF资料,CY7C1473V33经销商,ic,电子元器件-51电子网

初步

CY7C1471V33

CY7C1473V33

CY7C1475V33

72兆位（ 2M ×36 / 4M ×18 / 1M X 72 ）流通型

SRAM与NOBL 架构

特点

无总线延迟（ NOBL ）架构消除

读写周期之间的死循环。

可支持高达133 MHz的总线操作零

等待状态

- 数据传送在每个时钟

引脚兼容，功能上等同于ZBT

器件

内部自定时输出缓冲控制，以消除

需要使用参考

注册的投入流通型操作

字节写能力

3.3V / 2.5V的I / O电源

快速时钟到输出时间

- 6.5纳秒（ 133 - MHz器件）

- 8.5纳秒（ 100 - MHz器件）

时钟使能（ CEN ）引脚使能时钟和暂停

手术

同步自定时写

异步输出使能

在提供的JEDEC标准的无铅TQFP 100 ，和

165球FBGA封装的CY7C1471V33和

CY7C1473V33 。 209球FBGA封装的

CY7C1475V33.

三个芯片使简单的深度扩展。

使用ZZ自动断电功能可

模式或CE取消。

用于BGA和FBGA封装JTAG边界扫描

连拍能力直线或交错突发订单

低待机功耗

功能说明

[1]

该CY7C1471V33 ， CY7C1473V33和CY7C1475V33是

3.3V ， 2M ×36 / 4M ×18 / 1M X 72同步流通式

专爆的SRAM ，支持真正的无限

背来背读/写操作，而不会插入

等待状态。该CY7C1471V33 ， CY7C1473V33和

CY7C1475V33都配备了先进的无公交车

潜伏期（ NOBL ）逻辑才能启用连续

读/写操作与正在传输的每个数据

时钟周期。该功能极大地提高了吞吐量

通过SRAM数据，特别是在需要的系统的

频繁的写 - 读过渡。

所有同步输入通过输入寄存器控制

通过在时钟的上升沿。时钟输入由合格

时钟使能（ CEN ）的信号，当其无效

暂停操作和扩展了前面的时钟周期。

从时钟的上升最高接入时延是6.5纳秒（ 133 - MHz的

装置）。

写操作是由两个或四个字节写入控制

选择（ BW

X

）和写使能（ WE）输入。所有的写操作

带有片上同步自定时写电路进行。

三个同步芯片启用（ CE

1

，CE

2

，CE

3

）和一个

异步输出使能（ OE ）为方便银行

选择和输出三态控制。为了避免总线

争时，输出驱动器同步三态

在写过程的数据部分。

选购指南

133兆赫

最大访问时间

最大工作电流

最大的CMOS待机电流

6.5

335

150

100兆赫

8.5

305

150

单位

ns

mA

注意：

1.对于最佳实践的建议，请参阅赛普拉斯应用笔记

系统设计指南

在www.cypress.com 。

赛普拉斯半导体公司

文件编号： 38-05288牧师* E

3901北一街

圣荷西

,

CA 95134

408-943-2600

修订后的2004年12月5日

初步

1

CY7C1471V33

CY7C1473V33

CY7C1475V33

逻辑框图 - CY7C1473V33 （ 4M ×18 ）

A0, A1, A

模式

CLK

CEN

C

CE

ADV / LD

C

写地址

注册

地址

注册

A1

D1

A0

D0

Q1 A1 “

A0'

Q0

BURST

逻辑

ADV / LD

BW

A

BW

B

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

D

A

T

A

S

T

E

R

I

N

G

O

U

T

P

U

T

B

U

F

E

R

S

E

的DQ

DQP

A

DQP

B

WE

OE

CE1

CE2

CE3

ZZ

输入

E

注册

读逻辑

睡觉

控制

逻辑框图 - CY7C1471V33 （ 2M ×36 ）

A0, A1, A

模式

CLK

CEN

C

CE

ADV / LD

C

写地址

注册

地址

注册

A1

D1

A0

D0

Q1 A1 “

A0'

Q0

BURST

逻辑

ADV / LD

BW

A

BW

B

BW

C

BW

D

WE

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

D

A

T

A

S

T

E

R

I

N

G

O

U

T

P

U

T

B

U

F

E

R

S

E

的DQ

DQP

A

DQP

B

DQP

C

DQP

D

OE

CE1

CE2

CE3

ZZ

输入

E

注册

读逻辑

睡觉

控制

文件编号： 38-05288牧师* E

第29页2

初步

逻辑框图 - CY7C1475V33 （ 1M X 72 ）

A0, A1, A

模式

CLK

CEN

C

写地址

注册1

CY7C1471V33

CY7C1473V33

CY7C1475V33

地址

寄存器0

A1

A1'

D1

Q1

A0

A0'

BURST

D0

Q0

逻辑

ADV / LD

C

写地址

注册2

ADV / LD

BW

a

BW

b

BW

c

BW

d

BW

e

BW

f

BW

g

BW

h

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

O

U

T

P

U

T

R

E

G

I

S

T

E

R

S

D

A

T

A

S

T

E

R

I

N

G

O

U

T

P

U

T

B

U

F

E

R

S

E

的DQ

DQP

a

DQP

b

DQP

c

DQP

d

DQP

e

DQP

f

DQP

g

DQP

h

WE

输入

注册1

E

输入

寄存器0

E

OE

CE1

CE2

CE3

ZZ

读逻辑

睡觉

控制

文件编号： 38-05288牧师* E

第29页3

初步

销刀豆网络gurations

100引脚TQFP

BW

D

BW

C

BW

B

BW

A

CEN

CLK

ADV / LD

CY7C1471V33

CY7C1473V33

CY7C1475V33

CE

1

CE

2

CE

3

V

DD

V

SS

WE

OE

A

82

A

100

A

99

A

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

A

字节

BYTE

DQP

C

DQ

C

DQ

C

V

DDQ

V

SS

DQ

C

DQ

C

DQ

C

DQ

C

V

SS

V

DDQ

DQ

C

DQ

C

NC

V

DD

NC

V

SS

DQ

D

DQ

D

V

DDQ

V

SS

DQ

D

DQ

D

DQ

D

DQ

D

V

SS

V

DDQ

DQ

D

DQ

D

DQP

D

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

81

A

CY7C1471V33

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

44

45

46

47

48

49

50

DQP

B

DQ

B

DQ

B

V

DDQ

V

SS

DQ

B

DQ

B

DQ

B

DQ

B

V

SS

V

DDQ

DQ

B

DQ

B

V

SS

NC

V

DD

ZZ

DQ

A

DQ

A

V

DDQ

V

SS

DQ

A

DQ

A

DQ

A

DQ

A

V

SS

V

DDQ

DQ

A

DQ

A

DQP

A

BYTE B

一个字节

39

40

41

42

A1

A0

V

SS

模式

NC / 288M

NC / 144M

V

DD

A

43

A

文件编号： 38-05288牧师* E

A

第29页4

初步

销刀豆网络gurations

（续）

100引脚TQFP

BW

B

BW

A

CEN

CLK

ADV / LD

CY7C1471V33

CY7C1473V33

CY7C1475V33

CE

1

CE

2

CE

3

V

DD

V

SS

WE

OE

NC

A

82

100

A

99

A

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

A

83

A

NC

V

DDQ

V

SS

NC

DQ

B

DQ

B

V

SS

V

DDQ

DQ

B

DQ

B

NC

V

DD

NC

V

SS

DQ

B

DQ

B

V

DDQ

V

SS

DQ

B

DQ

B

DQP

B

NC

V

SS

V

DDQ

NC

BYTE B

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

81

A

CY7C1473V33

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

44

45

46

47

48

49

50

A

NC

V

DDQ

V

SS

NC

DQP

A

DQ

A

DQ

A

V

SS

V

DDQ

DQ

A

DQ

A

V

SS

NC

V

DD

ZZ

DQ

A

DQ

A

V

DDQ

V

SS

DQ

A

DQ

A

NC

V

SS

V

DDQ

NC

一个字节

39

40

41

42

A1

A0

V

SS

模式

NC / 288M

NC / 144M

V

DD

A

43

A

文件编号： 38-05288牧师* E

A

第29页5

CY7C1471V33

CY7C1473V33

CY7C1475V33

72兆位（ 2M ×36 / 4M ×18 / 1M X 72 ）

流通SRAM与NOBL 架构

特点

无总线延迟（ NOBL ）架构，消除死

读写周期之间循环

支持高达133 MHz的总线操作零等待状态

- 数据传送在每个时钟

引脚兼容，功能上等同于ZBT 设备

内部自定时输出缓冲控制，以消除

需要使用参考

注册的输入，流经操作

字节写能力

3.3V / 2.5V IO电源（V

DDQ

)

快速时钟到输出时间

- 6.5纳秒（ 133 - MHz器件）

时钟使能（ CEN ）引脚使能时钟和暂停

手术

同步自定时写

异步输出使能（ OE ）

CY7C1471V33 ， CY7C1473V33可用

JEDEC标准的无铅100引脚TQFP无铅和

非无铅165球FBGA封装。 CY7C1475V33

在提供无铅和无无铅209球FBGA

包

三芯片使能（ CE

1

，CE

2

，CE

3

）进行简单的深度

扩张

自动断电功能，可使用ZZ模式或

CE取消

IEEE 1149.1 JTAG边界扫描兼容

连拍能力 - 线性或交错突发订单

低待机功耗

功能说明

[1]

该CY7C1471V33 ， CY7C1473V33和CY7C1475V33是

3.3V ， 2M ×36 / 4M ×18 / 1M X 72同步通过突发流量

专门设计的SRAM ，支持真正的无限

备份到后端的读或写操作，而不会在插入

等待状态。该CY7C1471V33 ， CY7C1473V33和

CY7C1475V33都配备了先进的无公交车

潜伏期（ NOBL ）逻辑才能启用连续的读或

数据传送的每个时钟写入操作

周期。该功能极大地提高了吞吐量

通过SRAM数据，特别是在需要的系统

频繁的写 - 读过渡。

所有同步输入通过输入寄存器控制

通过在时钟的上升沿。时钟输入由合格

时钟使能（ CEN ）的信号，当其无效

暂停操作和扩展了前面的时钟

从时钟上升cycle.Maximum接入延迟是6.5纳秒

（ 133 MHz的设备）。

写操作是由两个或四个字节写选择控制

（ BW

X

）和写使能（WE ）输入端。所有的写操作进行

带有片上同步自定时写电路。

三个同步芯片启用（ CE

1

，CE

2

，CE

3

）和一个

异步输出使能（ OE ）为方便银行

选择和输出三态控制。为了防止总线冲突，

输出驱动器同步数据时三态

一个写序列部分。

选购指南

133兆赫

最大访问时间

最大工作电流

最大的CMOS待机电流

6.5

305

120

117兆赫

8.5

275

120

单位

ns

mA

记

1.为了达到最佳实践建议，请参考赛普拉斯应用笔记

AN1064 ， SRAM系统的指导。

赛普拉斯半导体公司

文件编号： 38-05288牧师*

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2007年7月4日

CY7C1471V33

CY7C1473V33

CY7C1475V33

逻辑框图 - CY7C1471V33 （ 2M ×36 ）

A0, A1, A

模式

CLK

CEN

C

CE

ADV / LD

C

写地址

注册

地址

注册

A1

D1

A0

D0

BURST

逻辑

Q1 A1 “

A0'

Q0

ADV / LD

BW

A

BW

B

BW

C

BW

D

WE

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

D

A

T

A

S

T

E

R

I

N

G

O

U

T

P

U

T

B

U

F

E

R

S

E

的DQ

DQP

A

DQP

B

DQP

C

DQP

D

OE

CE1

CE2

CE3

ZZ

输入

注册

读逻辑

E

睡觉

控制

逻辑框图 - CY7C1473V33 （ 4M ×18 ）

A0, A1, A

模式

CLK

C

CE

地址

注册

A1

D1

A0

D0

ADV / LD

C

写地址

注册

A1'

Q1

A0'

Q0

BURST

逻辑

C

EN

ADV / LD

BW一

BW B

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

D

A

T

A

S

T

E

R

I

N

G

O

U

T

P

U

T

B

U

F

E

R

S

E

的DQ

DQP

A

DQP

B

WE

OE

CE1

CE2

CE3

ZZ

输入

E

注册

读逻辑

睡觉

控制

文件编号： 38-05288牧师*

第32 2

CY7C1471V33

CY7C1473V33

CY7C1475V33

逻辑框图 - CY7C1475V33 （ 1M X 72 ）

地址

寄存器0

A0, A1, A

模式

CLK

CEN

C

写地址

注册1

ADV / LD

C

A1

A1'

D1

Q1

A0

A0'

D0 Q0爆

逻辑

写地址

注册2

ADV / LD

BW

a

BW

b

BW

c

BW

d

BW

e

BW

f

BW

g

BW

h

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

O

U

T

P

U

T

R

E

G

I

S

T

E

R

S

D

A

T

A

S

T

E

R

I

N

G

O

U

T

P

U

T

B

U

F

E

R

S

E

DQ S

DQ霸

DQ铅

DQ电脑

DQ钯

DQ PE

DQ Pf的

DQ PG

DQ博士

WE

输入

E

注册1

输入

E

寄存器0

OE

CE1

CE2

CE3

ZZ

读逻辑

休眠控制

文件编号： 38-05288牧师*

第32 3

CY7C1471V33

CY7C1473V33

CY7C1475V33

销刀豆网络gurations

100引脚TQFP引脚

BW

D

BW

C

BW

B

BW

A

CE

1

CE

2

CE

3

V

DD

V

SS

CEN

CLK

WE

OE

ADV / LD

A

82

A

100

A

99

A

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

A

字节

BYTE

DQP

C

DQ

C

DQ

C

V

DDQ

V

SS

DQ

C

DQ

C

DQ

C

DQ

C

V

SS

V

DDQ

DQ

C

DQ

C

NC

V

DD

NC

V

SS

DQ

D

DQ

D

V

DDQ

V

SS

DQ

D

DQ

D

DQ

D

DQ

D

V

SS

V

DDQ

DQ

D

DQ

D

DQP

D

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

81

A

CY7C1471V33

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

45

46

47

48

49

50

DQP

B

DQ

B

DQ

B

V

DDQ

V

SS

DQ

B

DQ

B

DQ

B

DQ

B

V

SS

V

DDQ

DQ

B

DQ

B

V

SS

NC

V

DD

ZZ

DQ

A

DQ

A

V

DDQ

V

SS

DQ

A

DQ

A

DQ

A

DQ

A

V

SS

V

DDQ

DQ

A

DQ

A

DQP

A

BYTE B

一个字节

39

40

41

42

43

A1

A0

V

SS

模式

V

DD

A

44

A

NC/144M

A

文件编号： 38-05288牧师*

NC/288M

A

第32 4

CY7C1471V33

CY7C1473V33

CY7C1475V33

销刀豆网络gurations

（续）

100引脚TQFP引脚

BW

B

BW

A

CE

1

CE

2

CE

3

V

DD

V

SS

CEN

CLK

WE

OE

NC

ADV / LD

A

82

100

A

99

A

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

A

83

A

NC

V

DDQ

V

SS

NC

DQ

B

DQ

B

V

SS

V

DDQ

DQ

B

DQ

B

NC

V

DD

NC

V

SS

DQ

B

DQ

B

V

DDQ

V

SS

DQ

B

DQ

B

DQP

B

NC

V

SS

V

DDQ

NC

BYTE B

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

81

A

CY7C1473V33

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

45

46

47

48

49

50

A

NC

V

DDQ

V

SS

NC

DQP

A

DQ

A

DQ

A

V

SS

V

DDQ

DQ

A

DQ

A

V

SS

NC

V

DD

ZZ

DQ

A

DQ

A

V

DDQ

V

SS

DQ

A

DQ

A

NC

V

SS

V

DDQ

NC

一个字节

39

40

41

42

43

A1

A0

V

SS

模式

V

DD

A

44

A

NC/144M

NC/288M

A

文件编号： 38-05288牧师*

A

第32 5

初步

CY7C1471V33

CY7C1473V33

CY7C1475V33

72兆位（ 2M ×36 / 4M ×18 / 1M X 72 ）流通型

SRAM与NOBL 架构

特点

无总线延迟（ NOBL ）架构消除

读写周期之间的死循环。

可支持高达133 MHz的总线操作零

等待状态

- 数据传送在每个时钟

引脚兼容，功能上等同于ZBT

器件

内部自定时输出缓冲控制，以消除

需要使用参考

注册的投入流通型操作

字节写能力

3.3V / 2.5V的I / O电源

快速时钟到输出时间

- 6.5纳秒（ 133 - MHz器件）

- 8.5纳秒（ 100 - MHz器件）

时钟使能（ CEN ）引脚使能时钟和暂停

手术

同步自定时写

异步输出使能

在提供的JEDEC标准的无铅TQFP 100 ，和

165球FBGA封装的CY7C1471V33和

CY7C1473V33 。 209球FBGA封装的

CY7C1475V33.

三个芯片使简单的深度扩展。

使用ZZ自动断电功能可

模式或CE取消。

用于BGA和FBGA封装JTAG边界扫描

连拍能力直线或交错突发订单

低待机功耗

功能说明

[1]

该CY7C1471V33 ， CY7C1473V33和CY7C1475V33是

3.3V ， 2M ×36 / 4M ×18 / 1M X 72同步流通式

专爆的SRAM ，支持真正的无限

背来背读/写操作，而不会插入

等待状态。该CY7C1471V33 ， CY7C1473V33和

CY7C1475V33都配备了先进的无公交车

潜伏期（ NOBL ）逻辑才能启用连续

读/写操作与正在传输的每个数据

时钟周期。该功能极大地提高了吞吐量

通过SRAM数据，特别是在需要的系统的

频繁的写 - 读过渡。

所有同步输入通过输入寄存器控制

通过在时钟的上升沿。时钟输入由合格

时钟使能（ CEN ）的信号，当其无效

暂停操作和扩展了前面的时钟周期。

从时钟的上升最高接入时延是6.5纳秒（ 133 - MHz的

装置）。

写操作是由两个或四个字节写入控制

选择（ BW

X

）和写使能（ WE）输入。所有的写操作

带有片上同步自定时写电路进行。

三个同步芯片启用（ CE

1

，CE

2

，CE

3

）和一个

异步输出使能（ OE ）为方便银行

选择和输出三态控制。为了避免总线

争时，输出驱动器同步三态

在写过程的数据部分。

选购指南

133兆赫

最大访问时间

最大工作电流

最大的CMOS待机电流

6.5

335

150

100兆赫

8.5

305

150

单位

ns

mA

注意：

1.对于最佳实践的建议，请参阅赛普拉斯应用笔记

系统设计指南

在www.cypress.com 。

赛普拉斯半导体公司

文件编号： 38-05288牧师* E

3901北一街

圣荷西

,

CA 95134

408-943-2600

修订后的2004年12月5日

初步

1

CY7C1471V33

CY7C1473V33

CY7C1475V33

逻辑框图 - CY7C1473V33 （ 4M ×18 ）

A0, A1, A

模式

CLK

CEN

C

CE

ADV / LD

C

写地址

注册

地址

注册

A1

D1

A0

D0

Q1 A1 “

A0'

Q0

BURST

逻辑

ADV / LD

BW

A

BW

B

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

D

A

T

A

S

T

E

R

I

N

G

O

U

T

P

U

T

B

U

F

E

R

S

E

的DQ

DQP

A

DQP

B

WE

OE

CE1

CE2

CE3

ZZ

输入

E

注册

读逻辑

睡觉

控制

逻辑框图 - CY7C1471V33 （ 2M ×36 ）

A0, A1, A

模式

CLK

CEN

C

CE

ADV / LD

C

写地址

注册

地址

注册

A1

D1

A0

D0

Q1 A1 “

A0'

Q0

BURST

逻辑

ADV / LD

BW

A

BW

B

BW

C

BW

D

WE

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

D

A

T

A

S

T

E

R

I

N

G

O

U

T

P

U

T

B

U

F

E

R

S

E

的DQ

DQP

A

DQP

B

DQP

C

DQP

D

OE

CE1

CE2

CE3

ZZ

输入

E

注册

读逻辑

睡觉

控制

文件编号： 38-05288牧师* E

第29页2

初步

逻辑框图 - CY7C1475V33 （ 1M X 72 ）

A0, A1, A

模式

CLK

CEN

C

写地址

注册1

CY7C1471V33

CY7C1473V33

CY7C1475V33

地址

寄存器0

A1

A1'

D1

Q1

A0

A0'

BURST

D0

Q0

逻辑

ADV / LD

C

写地址

注册2

ADV / LD

BW

a

BW

b

BW

c

BW

d

BW

e

BW

f

BW

g

BW

h

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

O

U

T

P

U

T

R

E

G

I

S

T

E

R

S

D

A

T

A

S

T

E

R

I

N

G

O

U

T

P

U

T

B

U

F

E

R

S

E

的DQ

DQP

a

DQP

b

DQP

c

DQP

d

DQP

e

DQP

f

DQP

g

DQP

h

WE

输入

注册1

E

输入

寄存器0

E

OE

CE1

CE2

CE3

ZZ

读逻辑

睡觉

控制

文件编号： 38-05288牧师* E

第29页3

初步

销刀豆网络gurations

100引脚TQFP

BW

D

BW

C

BW

B

BW

A

CEN

CLK

ADV / LD

CY7C1471V33

CY7C1473V33

CY7C1475V33

CE

1

CE

2

CE

3

V

DD

V

SS

WE

OE

A

82

A

100

A

99

A

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

A

字节

BYTE

DQP

C

DQ

C

DQ

C

V

DDQ

V

SS

DQ

C

DQ

C

DQ

C

DQ

C

V

SS

V

DDQ

DQ

C

DQ

C

NC

V

DD

NC

V

SS

DQ

D

DQ

D

V

DDQ

V

SS

DQ

D

DQ

D

DQ

D

DQ

D

V

SS

V

DDQ

DQ

D

DQ

D

DQP

D

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

81

A

CY7C1471V33

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

44

45

46

47

48

49

50

DQP

B

DQ

B

DQ

B

V

DDQ

V

SS

DQ

B

DQ

B

DQ

B

DQ

B

V

SS

V

DDQ

DQ

B

DQ

B

V

SS

NC

V

DD

ZZ

DQ

A

DQ

A

V

DDQ

V

SS

DQ

A

DQ

A

DQ

A

DQ

A

V

SS

V

DDQ

DQ

A

DQ

A

DQP

A

BYTE B

一个字节

39

40

41

42

A1

A0

V

SS

模式

NC / 288M

NC / 144M

V

DD

A

43

A

文件编号： 38-05288牧师* E

A

第29页4

初步

销刀豆网络gurations

（续）

100引脚TQFP

BW

B

BW

A

CEN

CLK

ADV / LD

CY7C1471V33

CY7C1473V33

CY7C1475V33

CE

1

CE

2

CE

3

V

DD

V

SS

WE

OE

NC

A

82

100

A

99

A

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

A

83

A

NC

V

DDQ

V

SS

NC

DQ

B

DQ

B

V

SS

V

DDQ

DQ

B

DQ

B

NC

V

DD

NC

V

SS

DQ

B

DQ

B

V

DDQ

V

SS

DQ

B

DQ

B

DQP

B

NC

V

SS

V

DDQ

NC

BYTE B

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

81

A

CY7C1473V33

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

44

45

46

47

48

49

50

A

NC

V

DDQ

V

SS

NC

DQP

A

DQ

A

DQ

A

V

SS

V

DDQ

DQ

A

DQ

A

V

SS

NC

V

DD

ZZ

DQ

A

DQ

A

V

DDQ

V

SS

DQ

A

DQ

A

NC

V

SS

V

DDQ

NC

一个字节

39

40

41

42

A1

A0

V

SS

模式

NC / 288M

NC / 144M

V

DD

A

43

A

文件编号： 38-05288牧师* E

A

第29页5