K4N26323AE-GC
行激活命令
128M GDDR2 SDRAM
由中科院控股出具的银行激活命令和WE高， CS和RAS低在时钟的上升沿。
该行地址BA0和BA1用于选择所需要的银行。通过A11行地址A0被用来确定
矿激活所选银行哪一行。该行激活命令必须在任何读或写之前应用
操作可以被执行。立即阵有效命令后， GDDR2 SDRAM中能接受一个读或写
命令上，在下一个时钟周期。如果R / W命令发出到银行已经不满足于tRCDmin specifi-
阳离子，然后附加延迟必须被编程到设备中以延迟时的R / W命令在内部发出
该设备。添加剂延时值必须选择以保证tRCDmin是满意的。
的（ 0,1）的附加延迟被支持。一旦一家银行被激活，必须另一家银行之前进行预充电
激活命令可以被应用到相同的组。该行积极和预充电时间被定义为tRAS的和TRP ，
分别。连续行激活之间的最小时间间隔命令相同的银行确定
通过该装置的RAS周期时间（t
RC
） ，其等于tRAS的+ tRP的。银行爱科特之间的最小时间间隔
瓦泰岛的命令，行0,1 ， 2 ， 3 （以任意顺序） ，是银行银行延迟时间（t
RRD
).
银行激活指令周期： CL = 7 ，T
RCD
= 9， AL = 1 ，叔
RP
=8, t
RRD
=5, t
CCD
=2, t
RAS
=19
0
CK ， CK
t
RRD
= 5
1
2
3
4
5
8
9
13
14
15
16
17
18
19
24
27
CMD
银行
激活
B组
激活
邮政CAS
读了
邮政CAS
阅读B
附加延迟
银行
预充电
B组
预充电
银行
激活
附加延迟
t
RCD
= 9
t
RP
= 8
的DQ
t
RAS = 19
CAS延迟
Dout0 DOUT1 Dou2 DOUT3
DQ
内部读
命令开始
（ A银行）
内部读
命令开始
（ B组）
读取和写入访问模式
后一组已被激活，进行读或写周期可以被执行。这是通过设置RAS高， CS完成，
CAS低在时钟的上升沿。在我们还必须在这个时候定义来确定访问周期是
读操作（ WE高）或写操作（WE低）。
新的突发的访问不能中断之前的4位突发操作。最小CAS到CAS的延迟被定义
TCCD ，并且是最小的2个时钟用于读或写周期。
写入延迟
写延迟（ WL ）始终定义为
AL （附加延迟） 1
其中，读延迟定义为额外的总和
略去等待时间加上CAS延迟（ RL = AL + CL ） 。
- 14 -
修订版1.7 （ 2003年1月）
