应用说明
终止和PCB LAYOUT
高速通信链路，诸如那些用于LVDS
和M - LVDS ，应在变压器的背景下加以考虑
任务线理论，电缆或PCB走线是否被使用。该
LVDS和M -LVDS的高数据速率要求快速上升时间，
这意味着阻抗不连续性和的结束
通信链路可以显著影响所发送的
信号作为它从驱动器到总线的远端部传播。
避免信号的劣化，受控阻抗沿
通信介质，以及适当的终止，是
所需。
D+
Tx
司机
AN-1177
降低对共模噪声。困难之一
该产生的是，如果迹线需移动分开，例如
到达一个连接器，则在两者之间的阻抗的变化
信号引入。它可以是优选的密切放松如何
该信号被耦合，但保持一致的间距和
在整个链路轨道厚度。
急转弯或一系列弯曲的印刷电路板迹线也可影响
信号质量。一般情况下，轮流在PCB走线应
最小化，保持45度角（理想的曲线
而不是尖角） 。
歪斜可在两个信号之间的差是被引入
如果配对一个信号如下更长的痕迹比其他一样。它
可能不总是能够具有迹线完全相同的
长度，但PCB布局应尝试保持走线长度
匹配。
连接器，应选择以尽量减少任何差异
阻抗，他们提出一个总线上，并且电缆或背板
还应匹配PCB走线尽可能的阻抗。
背板连接可以添加显著电容的
总线，它可能是必要的，以降低数据速率或PCB
迹的距离，以允许对数据信号的任何降解
发生。
Z
0
R+
R
T
Rx
接收器
Z
0
= R
T
（终止MATCHES CABLE / TRACK阻抗）
图14点至点终端
终端电阻应匹配的阻抗
通信介质;对于LVDS ，这通常是100 Ω 。对于
简单点对点链路，仅需要以终止
从驱动器的总线最远的端部，如图14 。
对于多点总线，相同的终止可以，如果使用
驱动器处于总线的一端。该总线的其他方式，两端
需要被终止。
具有M -LVDS总线的两端被终止，并且
驱动程序在设计时提高驱动能力，一定程度上
容纳双重终止（有效载荷
50 Ω ，而不是100 Ω ） 。
有些设备有内置的终端。这可能终止
需要设备是否位于该错点被禁用
总线终止，或者如果已经存在适当的
终端总线上。如果有两个或更多个100 Ω电阻
为LVDS，或多于两个的为M-LVDS ，然后在总线过
终止。这将导致降低的信号幅度和
增加反射，结合以减少噪声抑制能力，
降解定时精度并减小最大
传输距离。
11236-014
D–
Z
0
R–
图15. EVAL- ADN469xEFDEBZ客户评估板
阻抗受控
在LVDS和M -LVDS链路的一个困难是提供一个
通过总线一致受控阻抗。对于横跨链接
单PCB ，阻抗不连续性可以很容易地从出现
过孔，走线不匹配的每个信号之间的长度在
差分对，并改变在光道之间的间隔，或
轨道的尺寸。
用于在PCB上的差分信号，这两个信号迹线
通常放在并拢紧密耦合。这意味着
该信号具有一个共同的字段，取消排放和
对于M- LVDS的例子高速PCB布局如图
在图15中， EVAL- ADN469xEFDEBZ评估板
全双工ADN469xE系列M- LVDS收发器。
赛道长度在A，B ， Y和Z匹配，有一个
采用4层电路板布局50 Ω阻抗的创建。该
终端电阻的位置是靠近器件引脚。该
电路不完全对应于一个应用程序的布局
因为有附加组分，诸如测试点
和跳线设置。
第0版|第12页第7
11236-015
