位置：首页 > IC型号导航 > 首字符J型号页 > 首字符J的型号第49页 > JTS81102G0-1V1A > JTS81102G0-1V1A PDF资料 > JTS81102G0-1V1A PDF资料1第15页
TS81102G0
表5 。
开关性能（续）
TEST
水平
–
–
价值
民
–
1000
典型值
1000
–
最大
–
–
单位
ps
ps
记
参数
从BIST设置时间Clkln
上升/下降时间（10％ - 90％）
ADC延迟调整
输入频率
输入脉冲宽度（高）
输入脉冲宽度（低）
输入的上升/下降时间
输出上升/下降时间
数据输出延时（典型延迟调节设置）
随着温度的输出延迟漂移
符号
TSBIST
TRBIST /
TFBIST
FMADA
TC1ADA
TC2ADA
特里亚达/
TFIADA
TROADA /
TFOADA
田田
TADAT
–
–
–
–
–
–
–
2
90
90
100
100
–
–
–
–
–
–
–
–
150
150
145
104
784
896
2.5
2.2
–
–
–
–
–
–
–
–
–
GHz的
ps
ps
ps
ps
ps
PS /
°
C
(23)
(24)
(25)
输出延迟不确定性
JITADA
–
–
30
–
ps
注：1。 TCPD调谐与DMUXDelAdjCtrl ： TCPD = 981 ± 250 ps的。
2. TCPD调谐与DMUXDelAdjCtrl ： TCPD = 1084 ± 250 ps的。
3. TSSR取决于DMUXDelAdjCtrl ： TSSR = -580 ± 250 ps的。 TSSR因为时钟路径内部延时< 0 。
4. TSSR取决于DMUXDelAdjCtrl ： TSSR = -477 ± 250 ps的。 TSSR因为时钟路径内部延时< 0 。
5.高铁依赖于DMUXDelAdjCtrl ：高铁= 780 ± 250 ps的。
6.高铁取决于DMUXDelAdjCtrl ：高铁= 677 ± 250 ps的。
7. TSCKIN取决于DMUXDelAdjCtrl ： TSCKIN = -794 ± 250 ps的。 TSCKIN因为时钟路径内部延时< 0 。
8. TSCKIN取决于DMUXDelAdjCtrl ： TSCKIN = -691 ± 250 ps的。 TSCKIN因为时钟路径内部延时< 0 。
9. THCKIN取决于DMUXDelAdjCtrl ： THCKIN = 994 ± 250 ps的。
10. THCKIN取决于DMUXDelAdjCtrl ： THCKIN = 891 ± 250 ps的。
11. TOD取决于DMUXDelAdjCtrl ： TOD = 1820 ± 250 ps的。 TOD给出了ECL 50Ω / 2 pFoutput负载。
12. TOD取决于DMUXDelAdjCtrl ： TOD = 1717 ± 250 ps的。 TOD给出了ECL 50Ω / 2 pFoutput负载。
13. TPD是Clkln时钟周期，从选择端口A在1选择端口H数： 8转换模式，并从
选择端口A向端口选择D的1 ： 4的转换模式。它是Clkln时钟周期的最大数目，或管道
延迟，一个数据已经停留在多路分解器被整理出来之前。这个最大延迟出现发送到端口A的数据
例如，发送到端口H的数据则直接从输入到端口H ，和其管道为0但即使是这样的数据，
还有，由于在多路分解器物理传播时间的附加延迟。
14.踩出和TFOD给出了ECL 50Ω / 2 pF的输出负载。在TTL模式下，踩出和TFOD的两倍那些为ECL 。
（对于其他终端的拓扑结构，应用适当的降额值50的PS / PF在ECL ， 100 PS / PF TTL模式下）。
15. TDRF取决于DMUXDelAdjCtrl ： TDRF = 1856 ± 250 ps的。它给出了ECL 50Ω / 2 pF的输出负载。
16. TDRF取决于DMUXDelAdjCtrl ： TDRF = 1753 ± 250 ps的。它给出了ECL 50Ω / 2 pF的输出负载。
17. TDRR取决于DMUXDelAdjCtrl ： TDRR = 1858 ± 250 ps的。它给出了ECL 50Ω / 2 pF的输出负载。
18. TDRR取决于DMUXDelAdjCtrl ： TDRR = 1725 ± 250 ps的。它给出了ECL 50Ω / 2 pF的输出负载。
19. TARDR给出了ECL 50Ω / 2 pF的输出负载。
20. TSRDR给出了ECL 50Ω / 2 pF的输出负载。它是最小值，因为RstSync时钟与Clkln时钟同步。
21. TRDR和TFDR给出了ECL 50Ω / 2 pF的输出负载。
22. THBIST取决于该多路分解器的结构。必须有足够的Clkln时钟周期都在512码
（见不同的时序图） 。
23.传输线（ ZO = 50Ω ）和输出负载R = 50Ω ; C = 2 pF的。
24.如果没有输出负载。
25.传输线（ ZO = 50Ω ）和输出负载R = 50Ω ; C = 2 pF的。
15
2105C–BDC–11/03
