位置：首页 > IC型号导航 > 首字符J型号页 > 首字符J的型号第49页 > JTS81102G0-1V1A > JTS81102G0-1V1A PDF资料 > JTS81102G0-1V1A PDF资料1第1页
特点
可编程多路分解器比率：
- 1 ： 4 ：数据传输速率最大为1 GSPS
- PD （ 8B / 10B ） < 4.3 / 4.7 W（ ECL 50Ω输出）
- 1 ： 8 ：数据速率最大值= 2 GSPS
- PD （ 8B / 10B ） < 6 / 6.9 W（ ECL 50Ω输出）
- 1时16分与1 TS8388B或1 TS83102G0B和2多路分解器
并行输出模式
8-/10-bit
ECL差分输入数据
DataReady或DataReady / 2输入时钟
输入时钟采样延迟调整
单端输出数据：
- 可调共模和Swing
- 逻辑门限参考输出
- （ ECL ， PECL ， TTL ）
异步复位
同步复位
ADC +多路分解器的多通道应用：
- 单机延迟调整单元为ADC的采样时间对齐
差分数据就绪输出
内置自测试（ BIST ）
双电源V
EE
= -5V, V
CC
= +5V
耐辐射性导向设计（超过100拉德（ Si）的预期）
TBGA 240 （下腔）封装
多路分解器8位/ 10位
2 GHz的1 ： 4/8
TS81102G0
描述
该TS81102G0是一款单芯片10位高速（高达2 GHz ）多路分解器，
旨在与各类模数转换器专门Atmel的高速运行和多
ADC的8位1 GSPS TS8388B和ADC 10位2 GSPS TS83102G0B 。
该TS81102G0采用了创新的架构，包括一个采样延迟调整
和可调输出电平。它允许用户处理高速数据输出
流下来，以处理器速度，并使用超高速双极技术（25
GHz的NPN型的截止频率） 。
牧师2105C - BDC - 11月3日
1
