位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第403页 > CY14B101LA-SP45XI > CY14B101LA-SP45XI PDF资料 > CY14B101LA-SP45XI PDF资料3第14页
CY14B101LA
CY14B101NA
开关波形
（续）
图9. SRAM写周期＃ 2 （ CE控制）
[36, 37, 38, 39]
t
WC
地址
t
SA
CE
t
BW
BHE ， BLE
t
PWE
WE
t
SD
数据输入
数据输出
输入数据有效
高阻抗
t
HD
地址有效
t
SCE
t
HA
图10. SRAM写周期＃ 3 （ BHE和BLE控制）
[36, 37, 38, 39]
t
WC
地址
t
SCE
CE
t
SA
BHE ， BLE
t
AW
t
PWE
WE
t
SD
数据输入
t
HD
输入数据有效
高阻抗
数据输出
t
BW
t
HA
地址有效
笔记
36. BHE和BLE适用于只× 16的配置。
37.如果我们为低电平时CE为低电平时，输出保持在高阻抗状态。
38. HSB必须在阅读居高不下，写周期。
39. CE或我们必须> V
IH
在地址转换。
文件编号： 001-42879修订版*○
第14页29
