位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第969页 > ADF7023-JBCPZ-RL > ADF7023-JBCPZ-RL PDF资料 > ADF7023-JBCPZ-RL PDF资料1第74页
ADF7023-J
应用信息
应用电路
为使ADF7023 -J的典型应用电路示于
图83.需要运行所有外部组件
该装置中，不包括电源去耦电容器，被示出。
本实施例中的电路使用了一个组合的单端PA和LNA
匹配。匹配的拓扑结构和不同的进一步细节
在主处理器主处理器接口给出
接口部分和PA / LNA匹配部分。
25
GP4
V
DD
24
23
22
21
20
19
18
17
09555-158
ADF7023-J
CS
MOSI
SCLK
MISO
IRQ_GP3
GP2
GP1
GP0
GPIO
MOSI
MISO
IRQ
SCLK
主处理器接口
在接口方面，当使用分组模式时， ADF7023 -J之间
与主机处理器示于图81.在分组模式中，
所述主处理器和ADF7023 -J之间的所有通信
发生的SPI接口和IRQ_GP3引脚上。接口
在ADF7023 -J和运动的主处理器之间的模式
如图82所示。在运动模式下，发送和接收数据
接口包括GP0 ， GP1 ， GP2和引脚和一个独立的
中断是可用的GP4上，而SPI接口，用于
内存访问和命令的发出。
在包模式图81.处理器接口
25
GP4
V
DD
IRQ
CS
MOSI
SCLK
MISO
IRQ_GP3
GP2
GP1
GP0
24
23
22
21
20
19
18
17
TxRxCLK
RXDATA
09555-159
ADF7023-J
GPIO
MOSI
MISO
IRQ
TXDATA
在运动模式图82.处理器接口
VDD
32kHz的XTAL （可选）
30
adcvref
31
ATB4
32
29
28
27
26
ADCIN_ATB3
XOSC32KN_ATB2
2
3
4
5
6
RBIAS
CREGRF2
RFIO_1P
RFIO_1N
RFO2
MOSI
SCLK
MISO
IRQ_GP3
GP2
GP1
23
22
21
20
19
18
17
MOSI
SCLK
MISO
IRQ
天线
连接
谐波
滤波器
ADF7023-J
GND焊盘
VCOGUARD
CREGVCO
9
10
11
12
13
14
15
DGUARD
NC
XOSC26N
XOSC26P
8
CREGDIG1
VDD
CWAKEUP
VDDBAT2
CREGSYNTH
7
GP0
图83.典型ADF7023 -J应用电路图
第0版|第74页100
09555-039
26MHz的XTAL
16
调节器
PA / LNA
MATCH
XOSC32KP_GP5_ATB1
CREGDIG2
VDDBAT1
GP4
25
V
DD
1
CREGRF1
CS
24
GPIO
调节器
SCLK
调节器
