CY7C340 EPLD系列
功能说明
逻辑阵列模块
逻辑阵列块，在所示
图2中，
是的的心脏
MAX架构。它由一个宏蜂窝阵列，膨胀机
乘积项阵列，和一个I / O块。对巨数
rocells ，扩展器和I / O有所不同，这取决于DE-
副使用。所有信号的全局反馈中提供
劳顾会，让每个功能块完整的访问
实验室资源。劳顾本身是由可编程供给
互联阵列和专用输入总线。的反馈
宏单元和I / O的引脚喂PIA ，提供AC-
通过在该装置的其他的LAB塞斯给他们。该MEM-
有一个单一的CY7C340家族EPLD中的别尔斯
LAB使用全局总线，所以PIA是没有必要（见
图3）。
最大宏蜂窝
传统上，可编程逻辑器件被分为两种聚乳酸（亲
可编程AND，可编程OR） ，或PAL （可编程
竹叶提取AND， OR固定）架构。后一种类型的可编程逻辑器件
提供更快的输入到输出的延迟时间，但也可以是低效率
由于乘积项固定分配。统计分析
的PLD逻辑设计呈现出所有的逻辑功能的70 ％
（元宏），系统蒸发散需要三个方面的产品或更少。
MAX的宏单元结构进行了优化处理
变量的乘积项要求。如图
图4中，
每个宏单元包含一个乘积项阵列和一个反面的
figurable寄存器。在宏小区，组合逻辑是
与或运算，三个产品上实现的，
然后供给一个异或门。所述第二输入端的
XOR门也是由一个乘积项控制的，提供
控制高电平或低电平逻辑能力，
实施T-和JK型触发器。
如果要实现一个特定功能的产品来说是必需的
化，它们可以被从膨胀机加入到宏小区
乘积项阵列。这些额外的产品条款可能
添加到任何宏蜂窝，允许设计师打造门IN-
tensive逻辑，如地址解码器，加法器，比较器，
而复杂的状态机，而无需使用额外的宏单元。
宏小区内的寄存器可以被编程为EI-
疗法D，T， JK或RS的操作。它可以交替进行配置
作为流过锁存器为最小的输入到输出的延迟，或
对于纯粹的组合逻辑完全绕过。此外，
每个寄存器支持异步预置和清除，
使移位寄存器计数器的异步加载，
在许多标准的TTL功能的发现。这些寄存器可以
将时钟与同步系统时钟，或者计时不知疲倦
pendently从逻辑阵列。
扩展产品条款
膨胀的乘积项，如图
图5中，
通过馈送
专用输入总线，可编程互连AR-
射线，宏蜂窝的反馈，在扩展自己，
和I / O引脚的反馈。膨胀器的输出
然后去到每一个乘积项的宏
数组。这允许扩展到“共享”，由产物
条款中的逻辑阵列块。一个扩展器可以养活所有
宏在实验室中，还是在甚至多个产品条款
同样的宏单元。由于这些扩展喂二线
元乘积项（预置，清晰，时钟和输出使能）
每个宏小区的，复杂的逻辑功能可方案需要
mented无需使用另一个宏单元。同样，前
可以迎合饲料和其他扩展共享，为
实现复杂的多层次的逻辑和输入锁存器。
MACROCELL
ARRAY
I / O
块
I / O
引脚
MACROCELL
ARRAY
I / O
块
I / O
引脚
I
N
P
U
T
S
P
I
A
I
N
P
U
T
S
扩展器
产品
TERM
ARRAY
扩展器
产品
TERM
ARRAY
可编程
互联
ARRAY
C340–2
C340–3
图2.典型LAB框图
图3. 7C344 LAB框图
3
