位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1551页 > AT17LV002-10BJC > AT17LV002-10BJC PDF资料 > AT17LV002-10BJC PDF资料2第7页
AT17C/LV002
对于ISP的详情，请参阅“编程规范Atmel的AT17和AT17A系列FPGA配置
EEPROM的“ ，可在爱特梅尔网站，在http://www.atmel.com/atmel/acrobat/doc0437.pdf 。
网络连接gure 3 。
在系统编程AT17系列的PSLI应用
V
CC
V
CC
4.7 k
9
4.7 k
9
数据
1
SCLK
3
5
7
9
2
4
6
8
10
V
CC
GND
AT40K/AT40KAL/AT94K
RESET
RESET
DATA0
CCLK
CON
INIT
AT17系列设备
SER_EN
数据
CLK
CE
(2)
RESET / OE
(1)
准备
SER_EN
M2
M1
M0
GND
注意事项：
1.复位极性必须设置为低电平有效。
2.使用可选的READY引脚不可在AT17C / LV65 / 128/ 256个设备。
图4中。
在系统编程的AT17系列赛灵思/朗讯FPGA应用
V
CC
V
CC
4.7 k
9
4.7 k
9
数据
1
SCLK
3
5
2
4
6
8
10
V
CC
V
CC
4.7 k
9
V
CC
4.7 k
9
7
9
赛灵思FPGA
节目
节目
DIN
CCLK
DONE
(3)
INIT
AT17系列设备
SER_EN
数据
CLK
CE
(1)
准备
(2)
RESET / OE
GND
SER_EN
M2
M1
M0
GND
注意事项：
1.复位极性必须设置为低电平有效。
2.使用可选的READY引脚不可在AT17C / LV65 / 128/ 256个设备。
3.内部上拉电阻使能在这里完成的。
7
2281D–12/01
