基准电流减小，直接与两个转换
锡永率和基准电压。从当前
基准上绘制每一位决定，时钟CON组
变频器在给定的转换期更迅速地将
不从基准减小总电流消耗。该
参考电流的变化只是略有温度。
见曲线， “参考电流与采样率”和
在典型性“参考电流与温度”
有关更多信息，曼斯曲线段。
价值为一个时钟周期。在接下来的12 DCLOCK
期间，D
OUT
将输出转换结果，最显
着的位在前。后的至少显著位（ B0 ）一直
输出，后续的时钟将重复输出数据，但在
最小显著位在前的格式。
之后最显著位（ B11）一直重复，D-
OUT
将三态。随后的时钟将会对无效果
转换器。新的转换仅在启动了CS
采取HIGH和LOW返回。
数字接口
串行接口
该ADS7816与微处理器和其他通信
通过同步3线串行接口的数字系统
在图1和表I中DCLOCK信号所示
同步与每个比特是和Transmit数据传送
泰德上DCLOCK的下降沿。大多数接收系统
将捕获的DCLOCK的上升沿的位流。
但是，如果最小保持时间程序D
OUT
是可以接受的，
该系统可以使用DCLOCK的下降沿捕获
每个位。
坠落时CS信号启动转换和数据传输。
在转换周期的第一1.5 2.0个时钟周期是
用于采样输入信号。第二次下跌后
DCLOCK边缘，D
OUT
已启用，并且将输出一个低电平
符号
t
SMPL
t
CONV
t
CYC
t
惩教署
t
SUCS
t
HDO
t
DDO
t
DIS
t
en
t
f
t
r
描述
模拟输入采样时间
转换时间
吞吐率
CS下降沿到
DCLOCK低
CS下降沿到
DCLOCK上升
DCLOCK下降到
电流D
OUT
无效
DCLOCK下降到下一页
D
OUT
有效
CS上升到D
OUT
三州
DCLOCK下降到D
OUT
启用
D
OUT
下降时间
D
OUT
上升时间
民
1.5
典型值
最大
2.0
单位
CLK周期
CLK周期
千赫
ns
ns
ns
12
200
0
30
15
85
25
50
70
60
150
50
100
100
100
ns
ns
ns
ns
ns
表一，时序规格-40 ° C至+ 85°C 。
t
CYC
CS / SHDN
t
SUCS
DCLOCK
t
惩教署
D
OUT
高阻
零
位
零
位
动力
下
高阻
B8
B7
B6
B5
B4
B3
B2
B1 B0
(1)
t
SMPL
B11 B10 B9
（MSB）
B11 B10
B9
B8
t
CONV
t
数据
注： （ 1 ）在完成数据传输，如果进一步的时钟脉冲CS
那么低， ADC将输出LSB优先数据，随后用零下去。
t
CYC
CS / SHDN
t
SUCS
DCLOCK
t
惩教署
D
OUT
高阻
零
位
高阻
B8
B7
B6
B5
B4
B3
B2
B1
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9 B10 B11
(2)
掉电
t
SMPL
B11 B10 B9
（MSB）
t
CONV
t
数据
注： （ 2 ）在完成数据传输，如果进一步的时钟脉冲CS
低电平时，ADC的输出零下去。
t
数据
：在此期间，偏置电流和所述比较器断电，参考输入
变为高阻抗节点，而CLK的运行时钟出LSB优先数据或零。
图1 ADS7816的基本时序图。
9
ADS7816
