AD9549
参数
CMOS输出驱动器
（ AVDD3 /引脚37 ） @ 3.3 V
频带
占空比
上升时间/下降时间（ 20-80 ％ ）
CMOS输出驱动器
（ AVDD3 /引脚37 ） @ 1.8 V
频带
占空比
上升时间/下降时间（20 ％80％ ）
缓缴
频率精度
输出频率限压摆
转换速率分辨率
转换速率范围
参考监听
参考监视器的损失
工作频率范围
最低频率误差
连续REF当前指示
最低频率误差
连续REF当前指示
为最大频率误差
连续REF损失指示
为最大频率误差
连续REF损失指示
参考质量监控
工作频率范围
频率分辨率（归一化）
民
典型值
最大
单位
测试条件/评论
0.008
45
55
3
150
65
4.6
兆赫
%
ns
SEE
图14
最大触发率
用20 pF负载和高达150兆赫
与20 pF负载
0.008
45
55
5
40
65
6.8
兆赫
%
ns
SEE
图13
最大触发率
与20 pF负载和高达40 MHz的
与20 pF负载
见
缓缴
部分
0.54
0
111
3 × 10
16
赫兹/秒
赫兹/秒
P = 2
16
最小; P = 2
5
为了获得最大的
P = 2
16
最小; P = 2
5
为了获得最大的
7.63 × 10
3
167 × 10
6
16
19
Hz
PPM
%
PPM
%
f
REF
= 8千赫
f
REF
= 155兆赫
f
REF
= 8千赫
f
REF
= 155兆赫
32
35
0.008
0.2
150
兆赫
PPM
频率分辨率（归一化）
验证定时器
定时范围
定时范围
DAC输出特性
DCO频率范围（ 1
st
Nyquist区）
输出电阻
输出电容
满量程输出电流
增益误差
输出失调
顺从电压范围
数字PLL
最小开环带宽
最大开环带宽
最小相位裕度
最大相位裕度
PFD输入频率范围
前馈分频比
反馈分压比
408
PPM
32 × 10
9
65 × 10
6
10
50
5
20
10
AVSS -
0.50
+0.5
137
2.8 × 10
5
450
美国证券交易委员会
美国证券交易委员会
兆赫
pF
mA
％ FS
μA
f
REF
= 8千赫; OOL分= 65,535最小; OOL
分= 1为最大值（见
参考频率
MONITOR
部分）
f
REF
= 155 MHz的; OOL分= 65,535最小;
OOL分频器= 1为最大
见
参考验证定时器
部分
P
IO
= 5
P
IO
= 16
DPLL环路带宽设置下限
单端（每个引脚内部终端到AVSS ）
范围取决于器R
SET
电阻器
31.7
+10
0.6
AVSS +
0.50
输出没有直流短路到V
SS
0.1
100
0
10
85
~0.008
1
1
90
~24.5
131,070
131,070
Hz
千赫
度
度
兆赫
依赖REFA / REFB中，DAC的频率
采样率，而P ，R-和S-分频器值
依赖REFA / REFB中，DAC的频率
采样率，而P ，R-和S-分频器值
依赖REFA / REFB中，DAC的频率
采样率，而P ，R-和S-分频器值
依赖REFA / REFB中，DAC的频率
采样率，而P ，R-和S-分频器值
1 ， 2，...， 65,535或2,4 ，...， 131070
1 ， 2，...， 65,535或2,4 ，...， 131070
修订版D |第76 7
