位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第195页 > AD9516-5BCPZ-REEL7 > AD9516-5BCPZ-REEL7 PDF资料 > AD9516-5BCPZ-REEL7 PDF资料1第47页
AD9516-5
t
S
CS
t
C
t
SCLK
t
高
SCLK
t
低
t
DS
t
DH
SDIO
n位
位n + 1
图57.串行控制端口时序，写
表45.串行控制端口时序
参数
t
DS
t
DH
t
CLK
t
S
t
C
t
高
t
低
t
DV
描述
和数据之间的建立时间SCLK的上升沿
保存数据和SCLK的上升沿之间的时间
时钟周期
在CS下降沿与SCLK上升沿之间的建立时间（通信周期的开始）
在SCLK上升沿与CS上升沿之间的建立时间（通信周期结束）
最低时期， SCLK应处于逻辑高电平状态
最低时期， SCLK应处于逻辑低状态
SCLK至有效SDIO和SDO （参见图55 ）
版本A |第47页76
07972-043
