位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第9页 > XPC8260ZUIFBC > XPC8260ZUIFBC PDF资料 > XPC8260ZUIFBC PDF资料1第21页
电气和热特性
图11
显示MEMC模信号的行为。
CLKIN
V_CLK
内存控制器的信号
sp34/sp30
图11. MEMC模式图
记
通常，所有MPC826xA总线和系统输出信号从驱动
输入时钟（ CLKIN ）的上升沿。内存控制器的信号，
然而，在CLKIN周期内的四个点触发。每个周期被划分
由四个内部蜱： T1，T2， T3和T4 。 T 1总是出现在上升
缘，和T3的下降沿CLKIN的。但是， T2的间隔和
T4取决于所选择的PLL时钟比，如图
表11 。
表11.刻度标记间隔为内存控制器的信号
刻度标记间隔（ T1发生在CLKIN的上升沿）
PLL倍频
T2
1:2, 1:3, 1:4, 1:5, 1:6
1:2.5
1:3.5
1/4 CLKIN
3/10 CLKIN
4/14 CLKIN
T3
1/2 CLKIN
1/2 CLKIN
1/2 CLKIN
T4
3/4 CLKIN
8/10 CLKIN
11/14 CLKIN
图12
是的图解表示
表11 。
CLKIN
T1
T2
T3
T4
为1： 2,1： 3,1： 4,1： 5,1： 6
CLKIN
T1
T2
T3
T4
为1： 2.5
CLKIN
T1
T2
T3
T4
1 ： 3.5
图12.内部刻度标记间隔为内存控制器的信号
MPC8260A的PowerQUICC II集成通信处理器的硬件规格，版本2.0
飞思卡尔半导体公司
21
