www.ti.com
TMS320C6455定点数字信号处理器
SPRS276 - 2005年5月
表6-6 。 PLL1乘控制寄存器（ PLLM ）字段说明（续）
位
5:0
场
PLLM
价值
描述
PLL1倍频选择位
限定了与所述TBD一起输入的基准时钟的频率倍增器。
注： C6455器件
只
支持X1 （ BYPASS ） ， X20 ， X25 ， X30和X32乘法
选项。
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10011
10100
10101
10110
10111
11000
11001
11010
11011
11100
11101
11110
11111
X1 （ BYPASS ）
X2 （保留）
X3 （保留）
X4 （保留）
X5 （保留）
5233 （保留）
X7 （保留）
X8 （保留）
X10 （保留）
X11 （保留）
X12 （保留）
X13 （保留）
X14 （保留）
X15 （保留）
X16 （保留）
X17 （保留）
X18 （保留）
X19 （保留）
x20
X21 （保留）
X22 （保留）
X23 （保留）
X24 （保留）
x25
X26 （保留）
X27 （保留）
X28 （保留）
X29 （保留）
x30
X31 （保留）
x32
PLLM选择值00001至01110 ， 10100至10111 ， 11101至11100 ，和11110
是
不
支持。
X9 （保留）
PREDIV
PLLDIV1和PLLDIV2 - 具有固定值PLLDIV3 ， PLLDIV4 - PLL1控制器分频N个寄存器的
SYSCLKn （ PLLDIVn ）
这些寄存器控制分频器DN为SYSCLKn的值。每个分频器下来
SYSREFCLK1 （无论从旁路或PLL1路径SYSCLK参考时钟） 。
PLLCMD
C6455外设信息和电气规格
79
产品预览
