TMS320C6455定点数字信号处理器
SPRS276 - 2005年5月
www.ti.com
6.11
6.11.1
时钟PLL1和PLL1控制器
PLL1和PLL1控制器设备特定的信息
该C6455器件包括PLL1和软件可编程控制器PLL1 。该PLL1控制器
能够产生不同的时钟系统的不同部分（即， Megamodule ， DSP核，外设
数据总线， EMIFA和其他外围设备） 。
图6-2
示出了PLL1 ， PLL1的控制器，并且
时钟发生器逻辑。
还有就是C6455设备上没有硬件CLKMODE选择。该PLL乘法系数是在软件中设置
复位后。
PLL1控制寄存器 - PLLCSR ， PLLM ， PLLDIV0 ， PLLDIV1 ， PLLDIV2 ， PLLDIV3 ， OSCDIV1 ，
WAKEUP和CK3SEL -
待定
PLL1外部元件 -
待定
产品预览
74
注： SYSCLK3是从PLL1的控制器的输出之一。也有专门的输出和EMIFA
DDR2 EMIF -
待定
只有乘法器和1分的软件控制
SYSREFCLK ：
的C64x + Megamodule
DIVIDER1 ：
SYSCLK1 （ / 3 ;固定），所有模块的时钟
EDMA
芯片的基础设施
CFG
外设 - VCP2 ， TCP2 ， EMIFA ， DDR2 EMIF和RapidIO
DIVIDER2 ：
SYSCLK2 （ / 6 ;固定）模块的时钟[对比驾驶钟表像SYSCLK3的EMIFA销]
PCI
EMAC / MDIO
HPI
乌托邦
McBSP的
GPIO
定时器（ 2 ）
I2C
PLL1
调节器
节电器
DIVIDER3 ：
SYSCLK3 （ / 8 ;默认值）输入时钟源（ I / O）
EMIFA
DIVIDER4 ：
SYSCLK4 （ / 8 ）的输入时钟源（ I / O）
仿真
C6455外设信息和电气规格
