ADS42JB49
ADS42JB69
www.ti.com
SLAS900C - 2012年10月 - 修订2013年7月
应用信息
工作原理
该ADS42JB69和ADS42JB49是一个家庭的高线性度，缓冲模拟输入，双通道ADC，具有
最大采样速率高达250 MSPS采用JESD204B接口。转换过程由发起
外部输入时钟和模拟输入信号的上升沿被采样。所采样的信号是
通过一系列小解决阶段依次转换，以输出组合中的数字校正
逻辑块。在每个时钟边沿采样传播通过管道，从而导致23的数据延迟
时钟周期。输出是CML逻辑电平以下JESD204B标准的使用。
模拟量输入
模拟输入引脚具有模拟缓冲器（从AVDD3V电源运行）的内部驱动差分
采样电路。作为模拟缓冲器的一个结果，输入引脚呈现高输入阻抗，以外部
动力源（ 10 kΩ的直流电阻和4 pF的输入电容） 。缓冲区有助于隔离外部驱动
源从采样电路的开关电流。这种缓冲使得驾驶的缓冲输入更方便
当与没有缓冲的ADC比。
输入共模设置在内部使用的每个输入引脚连接到VCM所以输入信号5 kΩ电阻
可以交流耦合到引脚。每个输入引脚（ INP ， INM ）必须对称摆动VCM + 0.5 V之间，
氯乙烯 - 0.5V，从而产生2 -V族
PP
差分输入摆幅。当设定为2.5 V
PP
满量程，每个输入
引脚必须对称摆动VCM + 0.625 V和VCM之间 - 0.625 V.
输入采样电路具有高的3 - dB带宽扩展到900兆赫（用50Ω源测量
驾驶INP和INM之间的50 Ω终端） 。动第一级子ADC的偏移限制了
最大模拟输入频率约为250兆赫（用2.5 -V
PP
满刻度的振幅），并
大约400兆赫（用2 -V族
PP
满刻度的振幅） 。这3分贝带宽比模拟不同
带宽为900兆赫，这是唯一的信号幅度与频率的关系的一个指标。
驱动电路的要求
为了获得最佳性能，模拟输入必须以差分方式驱动。该技术提高了共
模噪声抑制能力和偶次谐波抑制。一个小电阻（ 5
Ω
10
Ω)
在串联的每个输入
引脚被推荐潮湿了振铃引起的封装寄生效应。
图82 ，图83 ，
和
图84
示的差动阻抗（Z
IN
= R
IN
|| C
IN
）在ADC输入引脚。该
存在的模拟输入缓冲器的结果在一个几乎恒定的输入电容高达1GHz 。
INxP
(1)
Z
IN(2)
R
IN
C
IN
INxM
（ 1 ） X = A或B.
(2) Z
IN
= R
IN
|| （1 / jωC
IN
).
图82. ADC等效输入阻抗
版权所有 2012-2013 ，德州仪器
提交文档反馈
49
产品文件夹链接：
ADS42JB49 ADS42JB69
