ADS42JB49
ADS42JB69
www.ti.com
SLAS900C - 2012年10月 - 修订2013年7月
双通道， 14位和16位， 250 MSPS模拟 - 数字转换器
检查样品：
ADS42JB49 ， ADS42JB69
1
特点
双通道ADC
14位和16位分辨率
最大时钟速率： 250 MSPS
JESD204B串行接口
- 子类0 ， 1 ， 2兼容
- 高达3.125Gbps
- 二和四车道支持
模拟输入缓冲器，具有高阻抗输入
灵活的输入时钟缓冲器：
除以-1 ，-2和-4
差分满量程输入： 2 V
PP
和2.5 V
PP
（寄存器编程）
包装： 9毫米× 9毫米QFN- 64
功耗： 850毫瓦/通道
孔径抖动： 85 F
S
RMS
内部抖动
通道隔离度：百分贝
性能：
– f
IN
= 170 MHz的频率， 2 V
PP
， -1 dBFS的
- SNR ： 73.3 dBFS的
- SFDR ： 93 dBc的为HD2 ， HD3
- SFDR ： 100 dBc的非HD2 ， HD3
– f
IN
= 170 MHz的2.5 V
PP
， -1 dBFS的
- SNR ： 74.7 dBFS的
- SFDR ： 89 dBc的为HD2 ， HD3和
95 dBc的非HD2 ， HD3
设备
INAP ，
INAM
14- ， 16位
ADC
数字
块
收益
测试模式
PLL
x10, x20
JESD204B
数字
OVRA
应用
通信与有线基础设施
多载波，多模式蜂窝接收器
雷达和智能天线阵列
宽带无线
测试与测量系统
软件定义和多样性收音机
微波炉和双通道I / Q接收器
中继器
电源放大器线性化器
2
描述
该ADS42JB69和ADS42JB49是高线性度，
双通道，16位和14位， 250 MSPS ，模拟 -
数字转换器（ADC ） 。这些设备支持
JESD204B数据速率高达串行接口
3.125 Gbps的。该缓冲模拟输入提供
在很宽的频率一致的输入阻抗
范围，同时最小化样品和保持毛刺能量
因此很容易以驱动模拟输入到非常高的
输入频率。采样时钟分频器允许
更灵活的系统时钟架构设计。
该器件采用内部抖动算法
提供了出色的无杂散动态范围
（SFDR）在大的输入频率范围。
相关产品
接口
选项
DDR ，
QDR LVDS
JESD204B
0
14-BIT,
160 MSPS
—
ADS42JB46
14-BIT,
250 Msps的
ADS42LB49
ADS42JB49
16-BIT,
250 Msps的
ADS42LB69
ADS42JB69
FFT FOR 170MHz的输入信号
FS = 250Msps的
鱼翅= 170MHz的
AIN = -1dBFS
HD2 = 90dBc无
HD3 = 89dBc
非HD2,3 = 100dBc
DA0P,
DA0M
DA1P,
DA1M
-20
CLKINP ，
CLKINM
SYSREFP ，
SYSREFM
DIVIDE
由1 ，2，4
延迟
DB0P,
DB0M
DB1P,
DB1M
OVRB
振幅（分贝）
SYNCP ，
SYNCM
-40
-60
INBP ，
INBM
14- ， 16位
ADC
数字
块
收益
测试模式
JESD204B
数字
-80
VCM
常见
模式
设备CON组fi guration
-100
SEN
SCLK
SDATA
PDN
PDN_GBL
SDOUT
RESET
模式
CTRL1
CTRL2
STBY
-120
0
25
50
75
频率（MHz）
100
125
1
2
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
所有商标均为其各自所有者的财产。
版权所有 2012-2013 ，德州仪器
除非另有说明这个文件包含
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
