AD7392/AD7393
输入逻辑电平
所有数字输入与保护齐纳型ESD保护
化的结构（图28） ，它允许逻辑的输入电压为
超过V
DD
电源电压。此功能可如果有用
用户被找到的一个或多个数字输入与一个5伏
CMOS逻辑电路的输入电压电平而操作AD7392 /
AD7393在+3 V电源。如果接口的这种模式是
使用时，请确保V
OL
5 V CMOS的满足V
IL
在AD7392 / AD7393的输入要求为3 V操作
参见图12为一个曲线图，用于数字逻辑输入阈值与
工作V
DD
电源电压。
V
DD
逻辑
IN
GND
1k
RESET （ RS ） PIN
强制异步
RS
引脚为低电平将设置DAC寄存器
为全零和DAC输出电压将为零伏。该
复位功能是用于设定DAC输出为零时有用
电或电源中断之后。测试系统和
马达控制器2的许多应用受益于
加电到一个已知的状态。外部复位脉冲可以
微处理器的上电复位信号的生成，
来自微处理器或通过外部电阻的输出
和电容。 RESET具有施密特触发输入，导致
在一个干净的复位功能，当使用外部电阻器/电容器
产生的脉冲。请查看控制逻辑真值表一
功耗关断（ SHDN ）
图28.等效数字输入ESD保护
为了最大限度地减少从输入逻辑电平的功率耗散
这是近V
IH
和V
IL
逻辑输入电压规格，
施密特触发器的设计，是使用最小化的输入缓冲
电流消耗相比于传统的CMOS输入
阶段。图11示出的增量输入电压的曲线
对电源电流，可见微不足道的电流消耗
化发生时，逻辑电平是在其静止状态。
正常交过电流仍然逻辑跃迁过程中发生
系统蒸发散。本施密特触发器的第二个优势是预
假触发公约会发生缓慢移动的逻辑，
当转换一个标准的CMOS逻辑接口或光耦
隔离器使用。逻辑输入DB11 - DB0 ，
CS ， RS ， SHDN
所有包含施密特触发器电路。
数字接口
的AD7392 / AD7393具有一个并行数据输入。功能性
数字部分的框图。如图4所示，而
表一载用于逻辑控制输入真值表。
从数据片选（ CS ）引脚控制负载数据
输入引脚DB11 - DB0 。此低电平输入的地方
输入寄存器变成透明状态，允许数据输入到
直接改变DAC阶梯值。当
CS
返回到
逻辑数据建立在高和保持时间规范，
在输入寄存器数据的新值将被锁存。见真相
表一套完整的条件。
最大的功率节省可以通过使用功率来实现
关断控制功能。这种硬件激活功能是
由低电平有效的输入控制
SHDN
引脚。该引脚具有
施密特触发输入，可以帮助脱敏它慢慢改变
输入。通过将一个逻辑低电平该引脚，内部消费
的AD7392或AD7393降低到纳安水平的灰，
保证1.5
A
在最高工作温度
范围内。如果电源出现在任何时候都在V
DD
销，而在
在关断模式下，内部DAC寄存器将保留
最后编程的数据值。数字接口仍处于活动状态
在关断模式，使代码的更改可将亲
当该装置被取出关断模式的达斯新的DAC设置
下来。当一部分被返回到这个数据将用于
通过将DAC恢复到正常的编程工作状态
电压设置。图23显示关机复苏的阴谋
时间既我
DD
和V
OUT
显示。在关机状态下
DAC输出放大器呈现开路的高电阻
tance状态。接任何负载将稳定在其终止
电压。如果不需要电源关机功能，用户
应该绑
SHDN
引脚连接到V
DD
电压从而禁用
此功能。
REV 。一
–9–
