AD7569/AD7669
RESET
线， DAC输出复位至0 V全时
系统复位。图7示出了输入控制逻辑
AD7569 DAC ;在写周期的时序图中示出
网络连接gure 8 。
的DAC寄存器中的内容是由一个有源复位为全零
上的低脉冲
RESET
线，以及用于单极性输出
范围内，输出保持在后0 V
RESET
返回高电平。
对于双极性输出范围上的低脉冲
RESET
使
输出去负满量程。在单极应用中，该
RESET
线可以被用来确保电至0 V的
AD7669 DAC输出，也可用作零当用于
覆盖系统校准周期。如果
RESET
输入所配置
，连接到该系统
RESET
行，那么DAC输出复位
为0 V时，整个系统复位。图9示出了在DAC
为AD7669的输入控制逻辑和写周期时序
图示于图8 。
图7. AD7569 DAC输入控制逻辑
图9. AD7669 DAC控制逻辑
ADC时序与控制
图8. AD7569 / AD7669写周期时序图
DAC定时和控制- AD7669
在AD7569 / AD7669 ADC能够两个基本能操作
阿婷模式。在第一模式中，
ST
线用于启动CON-
版本和驱动轨道和保持到保持模式。在最后
转换时，轨道和保持返回到其跟踪模式。
第二模式是通过硬布线所取得的
ST
行高。
在这种情况下，
CS
和
RD
开始转换，并microproces-
感器被打入一个WAIT状态转换的持续时间
忙。
表三显示了的双通道DAC操作的真值表
在AD7669 。该器件内置两个8位DAC寄存器都
从数据总线的控制下装载
CS ， A / B
和
WR 。
地址线
A / B
选择哪一个DAC寄存器中的数据
载入。中所包含的DAC数据寄存器判定出
从各DAC的模拟输出。该
WR
输入
边缘触发输入，并且数据被传输到选择
上的上升沿DAC寄存器
WR 。
控股
CS
和
WR
低不会使选定的DAC寄存器透明。该
A / B
输入时不应被改变
CS
和
WR
是低的。
表Ⅲ。 AD7669 DAC真值表
CS
H
L
g
L
g
X
WR
H
g
L
g
L
X
A / B
X
L
L
H
H
X
RESET
H
H
H
H
H
L
DAC功能
DAC寄存器不受影响
DACA注册更新
DACA注册更新
DACB注册更新
DACB注册更新
DAC寄存器加载与
全零
图10. ADC模式1接口时序
L =低的状态，H =高状态， X =无所谓
版本B
–11–
