位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第430页 > EVAL-ADuC7023QSPZ > EVAL-ADuC7023QSPZ PDF资料 > EVAL-ADuC7023QSPZ PDF资料1第88页
ADuC7023
硬件设计注意事项
电源
在ADuC7023工作电源电压范围为2.7 V
至3.6 V.独立的模拟和数字电源引脚（ AV
DD
和IOV
DD
分别为）让AV
DD
必须保持相对自由的
该系统IOV上经常出现噪声的数字信号
DD
线。在
这种模式下，部分还可以与分离电源下工作，也就是说，它
可以使用不同的电压电平为每个供应。例如，该
系统可被设计成具有IOV的操作
DD
电压等级
3.3 V ，而AV
DD
电平可以是在3伏，或反之亦然。一
典型的分离电源配置如图46所示。
数字电源
10F
模拟电源
10F
数据表
IOV
DD
电源灵敏度
该IOV
DD
供应高频噪声敏感，因为它
是供给源为内部振荡器和PLL电路。
当内部PLL失锁时，时钟源被删除
通过来自CPU的门电路，和ARM7TDMI内核
停止执行代码，直到PLL重新获得锁定。这个功能是
以确保没有闪存接口时序或ARM7TDMI
时序侵犯。
通常情况下，低频噪声大于50千赫和50 mV峰
在供给的顶部会导致核心停止工作。
如果建议在电源部分去耦值
没有充分抑制了所有的喧哗soures低于50mV的IOV
DD
,
建议的过滤器，如在图48中所示的那个。
1H
数字
供应
AGND
08675-041
ADuC7023
IOV
DD
0.1F
0.1F
AV
DD
0.1F
10F
IOGND
GND
REF
ADuC7023
IOV
DD
0.1F
0.1F
图46.外部双电源连接
作为替代，以提供两个单独的电源，在
用户能够减轻视听噪声
DD
通过将串联一个小电阻
AV之间和/或铁氧体磁珠
DD
和IOV
DD
，然后去耦
AV
DD
分别接地。这种结构的一个例子是
图47示出根据这样的结构，其他模拟电路
（例如运算放大器，电压参考，及其它）可以关
来自AV
DD
供给线为好。
数字电源
10F
珠子
1.6V
10F
图48.推荐IOV
DD
电源滤波器
线性稳压器
每个ADuC7023需要一个3.3 V单电源，但核心
逻辑需要一个2.6 V电源。片上线性稳压器产生
2.6 V的IOV
DD
作为核心逻辑。而LV
DD
引脚为2.6 V
电源的核心逻辑。外部补偿电容
0.47
F
必须连接左心室之间
DD
和DGND （接近
尽可能这些引脚）作为电荷的罐，如图
图49 。
ADuC7023
ADuC7023
IOV
DD
0.1F
0.1F
GND
REF
REFGND
08675-054
AV
DD
0.1F
0.1F
IOGND
AGND
LV
DD
0.47F
DGND
08675-043
图47.外部单电源连接
在这两个图46和图47中，较大的值（ 10 F ）贮存
电容坐在IOV
DD
，和一个单独的10 μF电容坐
AV
DD
。此外，当地的小值（ 0.1 μF ）电容的位置
在每一个AV
DD
和IOV
DD
针芯片。按标准设计
实践中，包括所有这些电容，保证了更小的
电容接近每个AV
DD
引脚走线长度为
短越好。每个连接的接地端子
这些电容器直接到底层的地平面。
最后，在ADuC7023模拟和数字接地引脚
必须参考同一系统的接地参考点
在任何时候。
图49.电压调节器的连接
而LV
DD
销不应被用于任何其它芯片。它也是
推荐使用优秀的电源去耦
IOV
DD
以帮助提高的行规表现
片上稳压器。
英文内容
|页88 96
08675-042
IOGND
