FAN5092
产品speci fi cation
PCB布局指南
MOSFET的相对安置的FAN5092是
关键的。放置的MOSFET ，使得走线长度
该FAN5092的HIDRV和LODRV引脚的FET
门被最小化。这两个引脚上的长引线长度
造成大量的振铃由于该电感
跟踪和FET的栅极电容。这种噪声
辐射整个董事会，而且，因为它的开关
在如此高的电压和频率，这是非常昼夜温差音响崇拜到
压制。
一般来说，所有的嘈杂的开关线路应保持
离FAN5092的宁静模拟部分。那
是，连接到引脚9-20 （ LDRV ， HDRV ， GND痕迹
和BOOT ）应尽量远离痕迹
连接到管脚1至8，和销钉21-28 。
日元将0.1μF的去耦电容尽量靠近
FAN5092引脚越好。这些额外的引线长度
降低了他们的抑制噪声能力。
每个电源和地引脚都应该通过向拥有自己的
合适的飞机。这有助于提供之间的隔离
销。
将MOSFET，电感器，以及一个给定的肖特基
切地紧密排列可能由于同样的原因如
在网络连接第一个子弹上面。将输入大电容作为
关闭高边MOSFET尽可能的水渠。
此外，一个0.1μF的贴片去耦电容对上
每个高端MOSFET的漏极有助于抑制
一些高频的开关噪声的输入
的DC-DC变换器。
将输出大电容尽量靠近CPU的
可以优化自己的供应能力瞬间
在一个电流瞬变的情况下的负载电流。
输出电容和之间的额外空间
CPU将允许的电路板走线的寄生电阻
降解下在DC-DC转换器的性能
重度负载瞬态条件下，导致更高的电压
偏差。有关更详细的信息
电容的位置，请参阅应用公告AB - 5 。
PC板布局准则可从仙童
应用程序。要求申请公告AB- 11 。
PC主板样品布局和Gerber文件
参考设计主板实现的
FAN5092随着设计模型的布局的Gerber文件连接和丝绸
屏幕可以通过当地飞兆半导体代表中获得
对准焦点。
FAN5092评估板
飞兆半导体提供评估板以验证系统
在FAN5092的水平的性能。它作为一个导
当使用随机提供的业绩预期外
组件和PCB布局。请联系您当地的
飞兆半导体代表一个评估板。
附加信息
有关更多信息，请联系您当地的仙童
代表性。
18
REV 。 1.0.7 02年6月20日
