AD7951
外部时钟数据读取后/在转换期间
另外，也可以开始读取转换后的数据和
继续阅读最后位之后一个新的转换已经
发起。此方法允许充分的吞吐量和使用一个
较慢的SDCLK频率。再次，建议使用
SER / PAR = 1
EXT / INT = 1
数据表
连续的SDCLK尽可能以最小化潜在的
位不正确的决定。对于不同的模式，使用较慢的
SDCLK如20MHz下经线模式下， 15MHz的在正常模式下
并且可以使用13兆赫的脉冲模式。
INVSCLK = 0
RD = 0
CS
忙
t
31
SDCLK
X*
1
t
31
2
3
t
35
t
36
4
12
13
14
15
16
17
t
32
SDOUT
D13
D12
t
37
D11
D2
D1
D0
X13
X12
t
16
SDIN
X13
X12
X11
X2
X1
X0
Y13
Y12
*不连续的SDCLK建议。
图42.从串行数据时序读（读转换后）
SER / PAR = 1
CS
EXT / INT = 1
INVSCLK = 0
RD = 0
CNVST
忙
t
31
SDCLK
X*
1
t
31
2
3
13
t
35
t
36
14
X*
X*
X*
X*
X*
t
32
SDOUT
D13
D12
t
37
D1
D0
DATA = SDIN
*不连续的SDCLK建议。
图43.从串行数据时序读（阅读转换过程中先前的转换）
版本A |第28页32
06396-043
t
16
t
27
06396-042
t
33
t
34
