AD7671
MASTER串行接口
内部时钟
的AD7671被配置为生成和提供的串行数据
当EXT / INT引脚保持低电平时钟SCLK 。它还gener-
茨一个SYNC信号，以指示给主机时，串行数据是
有效的。串行时钟SCLK和SYNC信号可以反转
如果需要的话。根据RDC / SDIN输入时，数据可以被读
每次转换后，或在转换过程中。图17和图18
显示这两种模式的详细时序图。
通常，由于AD7671用于一个快速的吞吐量，所述
主模式下，转换过程中读取，是最值得推荐的
当它可以用于串行模式。
在读期间，转换模式，串行时钟和数据切换
在适当的时刻，最大限度地减少潜在的馈通
之间的数字活性和临界转换的决定。
在读之后，转换模式，应当注意的是，不像
在其它模式下，低了16个数据后， BUSY信号返回
位脉冲列，而不是在转换阶段结束时，
这将导致更长的BUSY宽度。
而AD7671在执行位决定，但重要的是
电压瞬变对数字输入/输出管脚或degra-不会发生
可能发生的转换结果dation 。这是特别
在转换阶段，因为下半年重要
CS ， RD
EXT / INT = 0
RDC / SDIN = 0
INVSCLK INVSYNC = 0 =
t
3
CNVST
忙
t
28
t
30
t
29
SYNC
t
25
t
18
t
19
t
20
t
21
1
2
3
14
15
t
14
t
24
t
26
16
SCLK
t
15
t
27
SDOUT
X
D15
D14
D2
D1
D0
t
16
t
22
t
23
图17.主串行数据时序读（读转换后）
CS ， RD
EXT / INT = 0
RDC / SDIN = 1
INVSCLK INVSYNC = 0 =
t
1
CNVST
t
3
忙
t
17
SYNC
t
25
t
19
t
20
t
21
t
24
2
3
14
15
16
t
14
SCLK
t
15
t
18
t
26
1
t
27
D15
D14
D2
D1
D0
SDOUT
X
t
16
t
22
t
23
图18.主串行数据时序读（阅读转换过程中先前的转换）
–18–
版本C
