AD7671
数字接口
CS
= 0
CNVST ，
RD
该AD7671具有一个多功能数字接口;它可以连接
与主机系统通过使用一个串行或并行的接口。
串行接口被复用的并行数据总线上。该
AD7671数字接口也可同时3 V或5 V逻辑
通过简单地连接AD7671的OVDD电源引脚到
主机系统接口的数字电源。最后，利用OB / 2C
输入引脚，直二进制和二进制补码编码都可以使用。
这两个信号
CS
和
RD
控制接口。当至少
这些信号中的一个为高时，接口输出处于高
阻抗。通常情况下，
CS
允许每个AD7671的选择
多回路的应用程序和保持低电平单个AD7671
设计。
RD
通常用于使能对转换结果
数据总线。
CS
=
RD
= 0
t
1
忙
t
4
t
3
数据总线
前
转变
t
12
t
13
图15.从并行数据时序读（读
在转换）
t
1
CNVST
t
10
忙
t
3
t
4
t
11
先前的转换数据
新资料
该BYTESWAP引脚允许无缝连接到一个8位总线。
如图16所示， LSB为D上输出[7：0 ]和
MSB是D输出的[15 ： 8 ]当BYTESWAP低。当
BYTESWAP高，低位和高位字节交换和
LSB为D上输出[15 ： 8 ]和MSB通过D输出[ 7 ： 0 ] 。
通过连接BYTESWAP到一个地址线，所述16个数据位
可以读取在两个字节上的任一D [ 15：8]或D [7：0 ] 。
数据总线
CS
图13.主并行数据时序读
（连续读取）
并行接口
RD
字节
的AD7671被配置为使用并行接口时的
SER / PAR为低。该数据可以被读取或者之后的每个
转换，这是在随后的获取阶段，或者在
下面的转换，如图所示，分别在图14和
15.当数据在转换过程中读出，但它是
建议将其只读在第一CON组的一半
版本阶段。这避免了与任何潜在的馈通
数字接口和最关键的电压瞬变
模拟转换电路。
CS
引脚D [ 15：8]
高阻
高字节
低字节
高阻
t
12
引脚D [ 7：0]
高阻
低字节
t
12
高字节
t
13
高阻
图16. 8位并行接口
串行接口
RD
的AD7671被配置为使用串行接口时的
SER / PAR保持高电平。的AD7671输出16位的数据，
MSB首先，在SDOUT引脚。此数据与同步
设在SCLK引脚上的16个时钟脉冲。该输出数据
是同时在上升和下降中的数据时钟的边缘有效。
从串行接口
外部时钟
忙
数据总线
当前
转变
t
12
t
13
图14.从并行数据时序读（读
转换后）
的AD7671被配置为接受来自外部的
串行数据时钟在SCLK引脚，当EXT / INT引脚
高举。在这种模式下，若干种方法可用于读
的数据。外部串行时钟由选通
CS
和所述数据
时，输出都
CS
和
RD
是低的。因此，根据
CS ，
数据可以在后续过程中每次转换后，或读
荷兰国际集团的转换。外部时钟可以是连续的或
连续时钟。不连续的时钟可以是正常
高或低，通常不活跃的时候。图19和图21
表明了这些方法的详细时序图。
版本C
–17–
