的Stratix II体系结构
图2-11 。 ALM的算术模式
carry_in
datae0
4-Input
LUT
adder0
一般或
本地路由
D
Q
dataf0
DATAC
数据B
数据A
一般或
本地路由
4-Input
LUT
reg0
adder1
datad
datae1
4-Input
LUT
D
Q
一般或
本地路由
一般或
本地路由
4-Input
LUT
dataf1
carry_out
reg1
而在运算模式下， ALM能够支持同时
使用加法器的进位输出的随组合逻辑的输出。在
该操作中，加法器输出被忽略。这种用法的加法器的与
组合逻辑输出提供节省高达50％的资源为
的功能，可以使用这个能力。这些功能的示例是一个
的条件的操作，如在所示的
图2-12 。
该
方程对于这个例子是：
R = （X < Y） ？ Y： X
要实现这个功能，加法器用于从'十'如果减去“Y”
“X”是小于“Y ”的
carry_out
信号为' 1 '的
carry_out
信号
美联储加法器它驱逐到LAB局部互连。然后，它
提要劳顾会全
SYNCLOAD
信号。当断言，
SYNCLOAD
选择
syncdata
输入。在这种情况下，数据“Y”驱动
syncdata
输入到寄存器中。如果“X”大于或等于“Y ”的
SYNCLOAD
信号撤除和' X'驱动器的数据端口
寄存器。
Altera公司。
2007年5月
2–15
的Stratix II器件手册，卷1
