AD9649
硬件接口
在表13中所描述的销构成了物理接口
该用户的编程设备和串行端口之间
的AD9649 。 SCLK引脚和CSB引脚用作输入
使用SPI接口时。该SDIO引脚是双向的，
在充当在写阶段的输入和作为输出
在回读。
SPI接口非常灵活，无论是通过被控制
的FPGA或微控制器。约一详细信息
SPI配置方法，请参考AN- 812应用
注意，
基于微控制器的串行端口接口（ SPI ）启动电路。
SPI端口不应该在周期的时候完全被激活
所需的转换器的动态性能。因为
SCLK信号， CSB信号和SDIO信号通常是
异步ADC时钟，噪音这些信号
降低转换器性能。如果板上SPI总线，用于
其它设备，这可能是必要的，以提供此之间的缓冲
总线与AD9649以防止过渡这些信号
在过程中关键的采样周期的转换器输入。
该SDIO / PDWN和SCLK / DFS引脚用作第二功能时，
SPI接口不被使用。当引脚绑
设备上电期间DRVDD或地面上，它们是相关联的
用特定的功能。数字输出部分介绍
在strappable功能支持的AD9649 。
在这种模式下，连接CSB片选到DRVDD ，这
禁用串行端口接口。
表14.模式选择
针
SDIO / PDWN
SCLK / DFS
外
电压
DRVDD
AGND （默认）
DRVDD
AGND （默认）
CON组fi guration
芯片掉电模式
正常运行（默认）
二进制补码启用
偏移二进制启用
SPI触及特点
表15提供的一般功能的简要说明该
是通过SPI访问。这些功能将在详细描述
在AN- 877应用笔记，
接口与高速ADC
通过SPI 。
在AD9649部分特定的功能进行了详细的描述
在表16中。
表15.特点残疾人专用使用的SPI
特征
模式
失调调整
测试模式
输出模式
输出相位
输出延迟
描述
允许用户设定或者掉电模式或
待机模式
允许用户以数字方式调整转换器
OFFSET
允许设置测试模式，用户能够知道
在输出位数据
允许用户设置输出
允许用户设置输出时钟极性
允许用户改变所述DCO延迟
配置，但没有SPI
在应用程序不接口SPI控制寄存器，
在SDIO / PDWN引脚和SCLK / DFS引脚用作独立的
CMOS兼容控制引脚。当设备加电时，它
假设该用户打算使用的引脚作为静态控制
线掉电和输出数据格式的功能控制。
第0版|第25
32
