AD9776A/AD9778A/AD9779A
优化数据输入时序
该AD9776A / AD9778A / AD9779A具有片上电路，
使得用户能够通过调整来优化输入数据定时
该DATACLK输出和DCLK_SMP之间的关系
（内部时钟进行采样的输入数据）。这种优化
由3-线接口的序列作出寄存器的读写
操作。时序优化可以在严格完成
用户，或该设备的控制可以被编程以保持
配置自动定时裕量。此功能仅
仅当输入数据被引用到DATACLK
输出。所有这些方法在下面的章节详细介绍。
图86示出了用于检测样品的定时误差的电路
并调整数据接口定时。该DCLK_SMP信号
内部时钟来锁存输入数据。最终，它是
此信号的上升沿，需要在为中心
输入数据的有效采样周期。这是通过
调整时间延迟，叔
D
，这改变了DATACLK
定时，并且作为结果，输入数据与到达时间
对于DCLK_SMP 。
Δ
t
M
定时
裕度[ 3：0]
PD1[0]
D
CLK
Q
定时
错误
发现
Q
定时
错误的IRQ
定时
错误类型
除了设定数据的定时误差的IRQ ，数据定时
当发生错误时的错误类型比特表示。数据定时
错误类型位被置低电平，表示保持误差和高
指示安装程序错误。图87示出了一个时序图
数据接口和所述数据定时误差类型位的状态。
数据
定时误差= 0
Δ
t
M
Δ
t
M
数据
Δ
t
M
数据
定时误差= 1
数据定时误差TYPE = 0
延迟
时钟
采样
Δ
t
M
定时误差= 1
数据定时误差TYPE = 1
Δ
t
M
延迟
数据
采样
Δ
t
M
保证金测试数据图87.时序图
自动定时优化
如果启用了自动定时优化模式
（寄存器0x03，位7 = 1 ） ，该设备持续监控
的数据的定时误差IRQ和数据的定时误差类型比特。该
DATACLK延迟[3：0 ] ，如果检测到安装错误增加，并且
如果检测到保持误差减小。在DATACLK的价值
延迟[3：0 ]设置当前使用可以由用户读回。
06452-402
D
Δ
t
M
CLK
DATACLK
延迟[3：0 ]
DCLK_SMP
Δ
t
D
DATACLK
手册时序优化
当设备在手动时序优化工作
模式（寄存器0x03，位7 = 0 ） ，该装置不会改变
DATACLK延迟[ 3 ： 0]什么是编程值
用户。默认情况下， DATACLK延迟使能位是无效的。这
位必须设置为高的DATACLK延迟[ 3 ： 0 ]的值是
实现的。编程时的延迟（绝对时间）
00000和11111之间DATACLK延迟约为变化
700 ps至约6.5纳秒。每个增量典型的拖延过
温度示于表29 。
表29.数据延迟线典型的延迟过热
延迟
零代码延迟（延迟经
启用延迟线）
平均单位延迟
40°C
630
175
+25°C
700
190
+85°C
740
210
单位
ps
ps
图86.时序错误检测和电路优化
通过创建两组抽样误差检测电路工程
数据（称为边缘检测数据） ，除了
在该装置的数据路径中使用实际的采样数据。一组
实际数据采样点采样之前，数据被锁存。
另一组采样数据的实际数据后，被锁存
采样点。如果裕量测试数据相匹配的实际数据，
采样被认为是有效和没有误差被声明。如果
有实际的数据和预备试验之间的不匹配
数据时，一个错误被声明。
数据时序余量[ 3 ： 0 ]变量决定了
之前和实际数据采样点的余量试验后
数据被锁存。因此，在数据定时余量可变
多少决定了建立和保持利润率接口
需要为数据定时误差IRQ保持非活动状态（显示
没有错误操作）。因此，定时误差的IRQ被设定
只要下面的数据建立和保持利润率下降
时序裕度[3： 0]的值，并不一定表示
锁存到器件中的数据不正确。
当该装置被放置到手动模式，则错误
检查逻辑被激活。如果启用了的IRQ ，中断
如果检测到一个建立/保持违例被产生。一个错误
每个设备的配置进行检查操作。任何
换到数据时序裕度[3：0 ]或DATACLK
延迟[3：0 ]的值将触发一个新的错误检查操作。
版本B |第48页56
06452-403
实际
采样
INSTANT
