数据表
BIT15
（MSB）
A1
A0
PD LDAC D7
D6
D5
D4
D3
D2
D1
D0
0
0
X
X
AD5304/AD5314/AD5324
BIT0
（ LSB ）
00929-032
00929-034
00929-033
数据位
图32. AD5304的输入移位寄存器的内容
BIT15
（MSB）
A1
A0
PD LDAC
D9
D8
D7 D6
D5
D4
D3
D2
D1
D0
X
BIT0
（ LSB ）
X
数据位
图33. AD5314的输入移位寄存器的内容
BIT15
（MSB）
A1
A0
PD LDAC D11 D10 D9
D8
D7
D6
D5
D4
D3
D2
D1
BIT0
（ LSB ）
D0
数据位
图34. AD5324的输入移位寄存器的内容
输入移位寄存器
输入移位寄存器为16位宽。数据被加载到
装置的串行时钟输入端的控制下，一个16位字，
SCLK 。请参阅图2对这种操作的时序图。该
16位的字由四个控制位随后8 ，10或12
的DAC数据比特，这取决于设备的类型。数据加载
高位在前（第15位）和所述第一两个比特确定是否
数据是DAC A ， DAC B， DAC C，或D. DAC第13位和第12位
控制的DAC的工作模式。第13位是PD ，并阻止 -
矿山部分是否处于正常或掉电模式。位12
LDAC和控制时， DAC寄存器和输出更新。
表6.地址位
A1
0
0
1
1
A0
0
1
0
1
DAC解决的
DAC A
DAC B
DAC
DAC
SYNC输入是电平触发输入作为一个框架
同步信号和芯片使能。数据可以被转移
入设备仅当SYNC为低电平。开始串行数据
转移，采取SYNC低，观察最低SYNC到SCLK
下降沿的建立时间，叔
4
。经过SYNC变为低电平，串行数据移位
在SCLK的下降沿设备的输入移位寄存器
为16个时钟脉冲。 16后的任何数据和时钟脉冲
th
落下
SCLK的边缘被忽略，因为在SCLK和DIN输入缓冲器
断电。没有进一步的串行数据传输，直到发生
SYNC变为高电平和低电平了。
SYNC可以高的16的下降沿之后采取
th
SCLK
脉冲，观察最低SCLK下降沿到SYNC
上升沿时间t
7
.
该串行数据传送结束后，数据自动传输
从所述输入移位寄存器的所选择的输入寄存器
DAC 。如果SYNC被拉高了前16
th
SCLK下降沿边缘，
数据传输被中止， DAC输入寄存器不是
更新。
当数据已经被转移到3的DAC输入的
寄存器，所有DAC寄存器，所有DAC输出同时进行
通过设置LDAC为低电平写入到剩余时更新
DAC输入寄存器。
地址和控制位
PD
0 ：所有四个DAC进入断电模式，消费
仅200 nA的@ 5 V的DAC输出进入高
阻抗状态。
1 ：正常运行。
LDAC
0 ：所有4个DAC寄存器，因此，所有DAC输出
同时更新在所述写入完成
序列。
1 ：只有解决输入寄存器被更新。有
在DAC的内容没有变化寄存器。
在AD5324采用全12位的DAC数据;在AD5314采用10位
而忽略了2 LSB位。在AD5304采用8位，并忽略
最后四位。数据格式为标准二进制，用全0
对应于0 V的输出和对应于满量程全1
输出（V
REF
- 1 LSB ） 。
低功耗串行接口
更进一步地，所述减小装置的电力消耗
接口完全上电时，只有当该设备正被写入
向，即在SYNC的下降沿。只要在16位
控制字被写入到所述部分，则SCLK和DIN
输入缓冲器被断电。他们只电源，然后再
以下SYNC的下降沿。
修订版H |第15页24
