位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1359页 > CY8C3446PVI-102 > CY8C3446PVI-102 PDF资料 > CY8C3446PVI-102 PDF资料3第38页
的PSoC
3 ： CY8C34系列数据表
6.4.5引脚中断
所有GPIO和SIO引脚都能产生中断的
系统。所有的8引脚每个端口的接口自己口
中断控制单元（ PICU ）和相关的中断向量。
端口的每个引脚可独立配置为检测上升
边缘，下降沿两边沿中断，或以不产生
中断。
根据不同的配置模式的每个引脚时，每次一个
中断事件发生在销，的其相应的状态位
中断状态寄存器设置为“1”，并且产生一个中断请求是
发送到中断控制器。每个PICU自己的中断
向量中断控制器和引脚状态寄存器
提供轻松确定中断源下到
引脚的电平。
端口引脚中断仍然活跃在睡眠模式，允许
PSoC器件从外部产生的中断唤醒。
尽管不直接支持电平触发中断;
通用数字模块（ UDB ）提供该功能的
在需要的时候系统。
6.4.6输入缓冲区模式
GPIO和SIO输入缓冲区可以在端口级别配置
默认的CMOS输入阈值或可选的LVTTL
输入阈值。所有的输入缓冲器集成施密特触发器
输入迟滞。此外，各个引脚的输入缓冲器可以
在任何驱动模式下被禁用。
6.4.7 I / O电源
多达四个I / O引脚的电源都依赖于所提供的
器件和封装。每个I / O供电电源必须小于或等于
到芯片上的模拟（ VDDA ）引脚上的电压。此功能
允许用户提供不同的I / O电压电平的不同
在设备上的引脚。请参见具体器件封装的引脚
确定VDDIO能力对于一个给定端口和引脚。
该SIO端口引脚支持额外的稳压输出高
能力，如上述
可调输出电平。
6.4.8模拟连接
这些连接仅适用于GPIO引脚。所有GPIO引脚
作为模拟输入或输出。的模拟电压
在销上不能超过VDDIO供电电压向其中
GPIO对应。每个GPIO可以连接到模拟之一
全局总线或模拟复用器总线之一连接任何
销到任何内部模拟资源，例如ADC或比较器。
此外，某些引脚能够直接连接到特定的
模拟功能，如高电流DAC或未
运算放大器。
6.4.9的CapSense
本节仅适用于GPIO引脚。所有GPIO引脚可能
用于创建CapSense按钮和滑动条
[16]
。见
“ CapSense的”
60页的章节了解更多信息。
6.4.10 LCD段驱动器
本节仅适用于GPIO引脚。所有GPIO引脚可能
用于产生直接段和普通的驱动信号
液晶玻璃玻璃的车程。见
“ LCD直接驱动”
上一节
第59页的详细信息。
6.4.11可调输出电平
本节仅适用于SIO引脚。 SIO端口引脚支持
为接口提供稳定的高输出电平的能力
外部信号是电压低于串口的
各自的VDDIO 。 SIO引脚可独立配置的，以
无论是输出标准VDDIO电平或稳压输出，
这是基于内部生成的参考。通常，
电压的DAC （ VDAC ）被用于产生参考（见
图6-12 ） 。
该
“DAC”
60页的章节有详细
VDAC参考使用路由至SIO引脚。电阻
上拉和下拉驱动器模式不可用SIO中
调节的输出模式。
6.4.12可调输入电平
本节仅适用于SIO引脚。 SIO引脚默认支持
标准CMOS和LVTTL输入电平，而且支持
差分模式下，可编程的水平。 SIO引脚
分为对。每对共用一个参考电压发生器模块
其中，用于设置数字输入缓冲器的参考电平为
接口的不同，从VDDIO电压的外部信号。
在基准设置引脚电压阈值高的逻辑
水平（见
图6-12 ） 。
可用的输入阈值是：
0.5
×
VDDIO
0.4
×
VDDIO
0.5
×
VREF
VREF
通常，电压DAC （ VDAC ）产生V
REF
参考。
“DAC”
第60页上的部分有VDAC的用法以及更多的详细信息
引用路由至SIO引脚。
记
不推荐16个GPIO与运算放大器输出与使用的CapSense
文件编号： 001-53304修订版* Q
130 38页
