位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第355页 > CY7C1381D-100BZI > CY7C1381D-100BZI PDF资料 > CY7C1381D-100BZI PDF资料2第7页
CY7C1381D
CY7C1383D
CY7C1383F
引脚德网络nitions
（续）
名字
V
DD
V
DDQ
V
SS
V
SSQ
TDO
I / O
描述
电源
电源输入到该装置的核心。
I / O电源
供应
地
电源为I / O电路。
地面的装置的核心。
I / O接地
地面的I / O电路。
JTAG串行
串行数据输出到JTAG电路。
提供在TCK的下降沿数据。如果JTAG功能是
产量
不使用时，该引脚可以悬空。该引脚上没有TQFP封装。
同步
JTAG串行
串行数据，在到JTAG电路。
采样于TCK的上升沿。如果JTAG功能是不是被
输入
使用时，该引脚可悬空或连接到V
DD
通过一个上拉电阻。该引脚不可用
同步的TQFP封装。
JTAG串行
串行数据，在到JTAG电路。
采样于TCK的上升沿。如果JTAG功能是不是被
输入
使用时，该引脚可断开或连接到V
DD
。该引脚上没有TQFP封装。
同步
JTAG
时钟
–
时钟输入JTAG的电路。
如果没有使用JTAG功能，该引脚必须连接到
V
SS
。该引脚上没有TQFP封装。
未连接。
内部没有连接到芯片。 36M ， 72M ， 144M ， 288M ， 576M ， 1G和地址是
扩展引脚和内部不连接到芯片。
TDI
TMS
TCK
NC
V
SS
/ DNU
地面/ DNU该引脚可以连接到地面或可以悬空。
活性，和（2）的ADSP或ADSC被置低（如果接入是
由ADSC发起的，写的输入必须在被拉高
此第一循环）。呈现给地址输入端的地址是
锁存到地址寄存器，该数据串计数器和/或
控制逻辑，以及稍后呈现给存储器核心。如果OE
输入被置为LOW时，所请求的数据可在数据
具有最大输出吨
CDV
后时钟的上升。 ADSP被忽略
如果CE
1
为高。
功能概述
所有同步输入都会通过由控制输入寄存器
在时钟的上升沿。从最大接入延迟
时钟的上升（T
CDV
）为6.5纳秒（ 133 MHz器件） 。
CY7C1381D / CY7C1383D / CY7C1383F支持二次
使用线性或交错突发序列缓存在系统中。
交错的突发为了支持Pentium和i486的
处理器。线性脉冲串序列适合于处理器的
使用线性突发序列。突发顺序是用户
可选择的，并且是由采样MODE输入来确定。
存取可以与处理器进行地址选通启动
（ ADSP ）或控制器地址选通（ ADSC） 。地址
通过脉冲串序列的进步是由控制
ADV输入。一个双位片上环绕突发计数器捕获
在一个脉冲串序列，并自动所述第一地址
递增地址的突发访问的其余部分。
字节写操作均合格的字节写使能
（ BW
E
）和字节写选择（ BW
X
）输入。全局写使能
（ GW ）将覆盖所有写字节输入和数据写入到所有四个
字节。所有的写操作都简化片上同步
自定时写电路。
三个同步片选（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（ OE ）为方便银行
选择和输出三态控制。如果CE ADSP被忽略
1
is
高。
单写访问发起的ADSP
当满足以下条件，该访问被启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
，CE
3
都置为有效，
（2 ） ADSP被置为低电平。给出的地址是
加载到地址寄存器和突发输入（ GW ， BW
E
,
和BW
X
）在这第一个时钟周期被忽略。如果写
输入被置为有效（见
真值表进行读/写的
第10页
对下一个适当的状态，以指示写操作）
时钟的上升，相应的数据被锁存，并写入到
装置。字节写操作是不允许的。所有的I / O是一个字节期间三态
写。由于这是一种常见的I / O设备，异步OE
输入信号必须被拉高，并且在I / O必须三态
之前的数据的表示给的DQ 。为安全起见，
数据线是三态检测到写周期时，
不管OE的状态。
单写访问发起ADSC
当满足下列条件，这写访问权限启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3
都断言
活跃的， （ 2 ） ADSC为低电平， （ 3 ） ADSP被拉高
高，和（4）的写输入信号（毛重， BWE ，和体重
X
)
表示写访问。 ADSC被忽略，如果ADSP为低电平有效。
第37 7
单一的读访问
一个单一的读访问开始时，在下列条件
是满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3
都断言
文件编号： 38-05544牧师* P
