位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第355页 > CY7C1381D-100BZI > CY7C1381D-100BZI PDF资料 > CY7C1381D-100BZI PDF资料2第6页
CY7C1381D
CY7C1383D
CY7C1383F
引脚德网络nitions
名字
A
0
, A
1
, A
I / O
描述
输入
用于选择的地址位置中的一个地址输入。
采样在CLK的上升沿
如果同步ADSP ADSC或低电平有效，和CE
1
，CE
2
和CE
3
采样活跃。一
[1:0]
喂2位计数器。
输入
字节写选择输入，低电平有效。
合格与BWE进行字节写入到SRAM中。采样
BW
A
， BW
B
,
BW
C
， BW
D
同步的在CLK的上升沿。
GW
CLK
CE
1
输入
全局写使能输入，低电平有效。
当在CLK的上升沿置位为低，一个全局写为
在BW进行（所有字节写入，不管值同步
[A ：D ]
和BWE ） 。
输入
时钟
时钟输入。
用于捕获所有的同步输入到设备中。还用于增加爆
在ADV为低电平时，一阵操作过程中的计数器。
输入
芯片使能1输入，低电平有效。
采样在CLK的上升沿。使用与CE联
2
同步和CE
3
选择或取消选择该设备。如果CE ADSP被忽略
1
为HIGH 。 CE
1
采样仅当一个
新的外部地址被加载。
输入
芯片使能2输入，高电平有效。
采样在CLK的上升沿。使用与CE联
1
同步和CE
3
选择或取消选择该设备。 CE
2
只有当一个新的外部地址被装入取样。
输入
芯片使能3输入，低电平有效。
采样在CLK的上升沿。使用与CE联
1
同步和CE
2
选择或取消选择该设备。 CE
3
只有当一个新的外部地址被装入取样。
输入
输出使能，异步输入，低电平有效。
控制的I / O引脚的方向。当低，
异步的I / O引脚用作输出。当拉高高， I / O引脚为三态，并作为输入数据引脚。
OE是在读周期的第一个时钟从取消选择状态出现时被屏蔽。
输入
提前输入信号。
采样CLK的上升沿。当断言，它会自动递增
同步的一个脉冲串周期的地址。
输入
地址选通的处理器，采样CLK ，低电平有效的上升沿。
当断言
同步LOW时，呈现给设备的地址被捕获在地址寄存器中。一
[1:0]
也装
入脉冲串计数器。当ADSP和ADSC都断言，只有ADSP是公认的。 ASDP是
被忽略的时候CE
1
被拉高高。
输入
地址选通脉冲从控制器，采样CLK ，低电平有效的上升沿。
当断言
同步LOW时，呈现给设备的地址被捕获在地址寄存器中。一
[1:0]
也装
入脉冲串计数器。当ADSP和ADSC都断言，只有ADSP是公认的。
输入
字节写使能输入，低电平有效。
采样在CLK的上升沿。这个信号必须置
同步LOW进行字节写操作。
输入
ZZ睡眠输入。
此高电平输入将器件置于与数据的非时间关键的睡眠状况
异步完整地保存下来。正常工作时，该引脚为低电平或悬空。 ZZ引脚具有内部
下拉电阻。
I / O
双向数据I / O线。
作为输入，它们馈入由所述触发芯片上的数据寄存器
CLK的同步上升沿。作为输出，它们提供由指定包含在存储位置中的数据
地址在读周期的前一个时钟的上升呈现。引脚方向控制
通过OE 。当OE是低电平时，引脚用作输出。当HIGH ， DQ
s
和DQP
X
放置
在三态输出condition.The写序列的数据部分期间自动进入三态，
在第一时钟从一个取消选择状态出现，并且当设备被取消选择时，
不管OE的状态。
I / O
双向数据奇偶校验I / O线。
在功能上，这些信号是相同的DQ
s
。在写
同步序列， DQP
X
通过控制体重
X
水涨船高。
输入静态
选择爆秩序。
当连接到GND选择线性突发序列。当连接到V
DD
或悬空
选择交错突发序列。这是一个带销，必须装置运行过程中保持不变。
模式引脚有一个内部上拉电阻。
CE
2
CE
3
OE
ADV
ADSP
ADSC
BWE
ZZ
DQ
s
DQP
X
模式
文件编号： 38-05544牧师* P
第37 6
