位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第249页 > CY7C1382D-167AXC > CY7C1382D-167AXC PDF资料 > CY7C1382D-167AXC PDF资料6第12页
CY7C1380D
CY7C1380F
CY7C1382D
所述指令一旦被移位，TAP控制器必须
搬进了更新-IR状态。
EXTEST
EXTEST指令能够被驱动的预加载数据
出通过该系统输出引脚。该指令还选择
边界扫描寄存器连接串行访问
在Shift- DR控制器状态的TDI和TDO之间。
IDCODE
IDCODE指令导致供应商特定的32位代码
被加载到指令寄存器中。它还会将
TDI和TDO球，使之间的指令寄存器
该IDCODE被移出设备时， TAP
控制器进入Shift-DR状态。
IDCODE指令被装载到指令寄存器
在上电时或者每当TAP控制器给出一个测试
逻辑复位状态。
SAMPLE Z
该SAMPLE Z指令导致的边界扫描寄存器
将其连接在TDI和TDO球之间时在TAP
控制器处于Shift-DR状态。 SAMPLE Z指令的地方
所有的SRAM的输出为高Z状态。
采样/预
SAMPLE / PRELOAD是1149.1强制性指令。当
在SAMPLE / PRELOAD指令加载到
指令寄存器和TAP控制器处于Capture -DR
状态时，在输入和输出管脚的数据的快照被捕获
在边界扫描寄存器。
TAP控制器的时钟只能在一个频率高达操作
20兆赫，而SRAM时钟运行超过一个数量级
幅度更快。由于在时钟差大
频率，有可能在Capture-DR状态中，
输入或输出跃变。那么TAP可以尝试
捕捉到的信号，而在过渡（稳态） 。这不
不会损害设备，但也不能保证作为对值
被捕获。可重复的结果可能是不可能的。
为了保证边界扫描寄存器捕获
的信号的正确值， SRAM的信号必须稳定
足够长的时间，以满足TAP控制器的捕获建立加持
时间（T
CS
和T
CH
） 。 SRAM的时钟输入可能不会被捕获
正确如果没有办法在一个设计停止（或慢）的时钟
在一个SAMPLE / PRELOAD指令。如果这是一个问题，它是
仍可以捕获所有其他信号，只要忽略的
在边界扫描寄存器中捕获的CK和CK ＃的价值。
一旦数据被捕获，能够通过移出数据
把TAP进入Shift-DR状态。这个地方的边界
扫描TDI和TDO引脚之间注册。
PRELOAD使得能够放置在一个初始的数据模式
边界扫描寄存器单元的锁存并行输出前
到另一边界扫描测试操作的选择。
数据为样本和预紧阶段换档可
必要时同时发生;也就是说，当数据捕获是
移出，预加载的数据被移入。
绕行
当BYPASS指令，在指令寄存器加载
和TAP置于Shift-DR状态，旁路寄存器
放置在TDI和TDO球之间。的优点
BYPASS指令，可以缩短边界扫描路径
当多个设备上的电路板连接在一起。
EXTEST输出总线三态
IEEE标准1149.1任务的TAP控制器能够
把输出的总线进入三态模式。
边界扫描寄存器都有特定的位位于位＃ 89
（ 165球FBGA封装） 。当此扫描单元，称为
“外测试输出总线三态”，被锁存到预置寄存器
在更新-DR状态中的TAP控制器，它直接
控制输出（Q总线）引脚， EXTEST时的状态
输入为当前指令。当高，它使
输出缓冲器以驱动输出总线。低电平时，此位的地方
输出总线进入高阻状态。
这一点可以通过输入SAMPLE / PRELOAD设置或
EXTEST命令，然后转移所需的位到该单元格，
在Shift-DR状态。在更新-DR ，值加载
到该移位寄存器单元锁存到预置寄存器。当
EXTEST指令输入，此位直接控制
输出Q总线引脚。注意，该位是预先设定的高，以使
当设备加电时，并且还当TAP输出
控制器处于测试逻辑复位状态。
版权所有
这些指令不落实，但可以留作
将来使用。不要使用这些指令。
文件编号： 38-05543牧师* N
第12页37
