AD5429/AD5439/AD5449
微处理器接口
微处理器接口的AD54xx系列DAC是
通过使用标准协议和兼容的串行总线
与微控制器和DSP处理器。通信
信道是一个3线接口，由一个时钟信号，数据
信号，和一个同步信号。在AD5429 / AD5439 /
AD5449需要一个16位的字，缺省设置为数据有效
在SCLK的下降沿;然而，这是可改变使用
控制位中的数据字。
看到ADSP- 21XX用户手册在
www.analog.com
详细信息
时钟和帧同步频率为SPORT注册。
表12显示设置为SPORT控制寄存器。
表12. SPORT控制寄存器设置
名字
TFSW
INVTFS
DTYPE
ISCLK
TFSR
ITFS
SLEN
环境
1
1
00
1
1
1
1111
描述
交替帧
低电平有效帧信号
右对齐数据
内部串行时钟
帧的每一个字
内部帧信号
16位数据字
ADSP- 21XX至AD5429 / AD5439 / AD5449的接口
的DSP的ADSP- 21XX系列可轻松连接到AD5429 /
AD5439 / AD5449数模转换器，而不需要额外的胶合逻辑。
图48是一个串行外围设备接口的一个例子（ SPI）的
之间的DAC和ADSP- 2191 。在MOSI （主输出，
从器件的输入）的DSP销驱动串行数据线， SDIN 。
SYNC是由一个端口线驱动，在这种情况下SPIxSEL 。
ADSP-2191*
SPIxSEL
MOSI
SCK
ADSP- BF5XX到AD5429 / AD5439 / AD5449的接口
在ADSP- BF5XX系列处理器具有一个SPI兼容端口
这使得处理器与SPI兼容的通信
设备。 Blackfin处理器之间的串行接口
处理器和
的AD5429 / AD5439 / AD5449数模转换器示于图50中
这种配置，数据通过MOSI引脚传输。
SYNC是由SPIxSEL销，这是一个重新配置的驱动
可编程标志引脚。
04464-027
AD5429/AD5439/
AD5449
*
SYNC
SDIN
SCLK
ADSP-BF5xx*
SPIxSEL
MOSI
SCK
AD5429/AD5439/
AD5449*
SYNC
SDIN
SCLK
04464-033
*附加
为清楚起见省略销。
图48. ADSP- 2191的SPI到AD5429 / AD5439 / AD5449的接口
在ADSP - 2101 / ADSP - 2103 / ADSP- 2191处理器集成
通道同步串行端口（ SPORT ） 。串行接口
之间的DAC和DSP的体育示于图49.在这
接口例如SPORT0用于将数据传送到DAC
移位寄存器。传输是通过写一个字到Tx开始
SPORT已启用后注册。在一个写序列，数据
时钟输出在DSP的串行时钟的每个上升沿和
输入DAC的输入移位寄存器上的下降沿
其SCLK 。 DAC输出的更新发生在上升
在SYNC信号的边沿。
ADSP-2101/
ADSP-2103/
ADSP-2191*
*附加
为清楚起见省略销。
图50. ADSP- BF5XX到AD5429 / AD5439 / AD5449的接口
AD5429/AD5439/
AD5449*
TFS
DT
SYNC
SDIN
之间的DAC和DSP SPORT串行接口显示
图51.当SPORT启用，通过启动发送
写一个字到Tx寄存器。数据同步输出每
上升的DSP串行时钟边缘与输入DAC
在其SCLK的下降沿输入移位寄存器。该DAC
输出是通过使用发射帧同步更新
（TFS）线，以提供一个SYNC信号。
ADSP-BF5xx*
TFS
AD5429/AD5439/
AD5449*
SYNC
SDIN
SCLK
04464-034
SCLK
SCLK
04464-028
DT
SCLK
*附加
为清楚起见省略销。
图49. ADSP - 2101 / ADSP - 2103 / ADSP- 2191 SPORT-用于─
AD5429 / AD5439 / AD5449的接口
*附加
为清楚起见省略销。
在给定的时钟速度的两个设备之间的通信是
可能在以下规格兼容：框架
同步延迟和帧同步建立和保持，数据延迟和
数据建立和保持， SCLK和宽度。该DAC接口预期
一件T
4
（ SYNC下降沿到SCLK下降沿建立时间）为13纳秒
最低限度。
图51. ADSP- BF5XX SPORT到AD5429 / AD5439 / AD5449的接口
版本C |第22页32
