AD5429/AD5439/AD5449
串行接口
的AD5429 / AD5439 / AD5449具有一个易于使用的3线
接口与SPI， QSPI ，MICROWIRE兼容
大多数DSP接口标准。数据被写入到设备中
16位的字。每个16位字组成的4个控制位，并
8 ，10或12个数据位，如通过图46如图44所示。
SDO控制（ SDO1和SDO2 ）
在SDO位使用户能够控制SDO输出驱动
实力雄厚，禁止SDO输出，或将其配置为漏极开路
驱动程序。在SDO提供的驱动强度的影响吨的定时
12
,
并且，当强，能实现更快的时钟周期。
表10. SDO控制位
SDO2
0
0
1
1
SDO1
0
1
0
1
功能实现
全SDO驱动程序
弱SDO驱动程序
SDO配置为漏极开路
禁止SDO输出
低功耗串行接口
为了最大限度地降低装置的电力消耗，所述接口
通电充分，只有当该设备正被写入，也就是
在SYNC的下降沿。在SCLK和SDIN输入缓冲器
在SYNC的上升沿被断电。
DAC控制位C3为控制位C0
控制位C3为控制位C0允许各种功能的控制
DAC的，如表11所示的DAC的默认设置
在上电时是这样的数据移入移位寄存器
在时钟下降沿和菊花链模式被启用。该装置
用零刻度负载功率DAC寄存器和I
OUT
线。
DAC控制位允许用户在调整某些功能
上电。例如，菊花链可如果不是在被禁用
使用，有源时钟边沿可以改变为一个上升沿，和DAC
输出可以清零为零刻度或中间刻度。用户
也可以主动的DAC回读注册veri-内容
科幻阳离子。
菊花链控制（ DSY ）
DSY允许启用或禁用的菊花链模式。
1使菊花链模式; 0禁止菊花链模式。
禁用时，回读请求被接受; SDO是自动
matically启用;有关的DAC寄存器内容
DAC是同步输出SDO ;并且，当完成时， SDO是
再次被禁用。
硬件CLR位（ HCLR ）
默认设置为硬件CLR位来清除寄存器
和DAC输出至零代码。 A 1在HCLR位允许
CLR引脚，以清除DAC输出中点， 0至清
零刻度。
控制寄存器（控制位= 1101）
同时保持与单信道的软件兼容性
电流输出数模转换器（ AD5426 / AD5432 / AD5443 ） ，这些DAC
还配备了额外的接口功能。设置控制位
到1101进入控制寄存器模式。图47示出了
控制寄存器的内容，这些都在功能
在下面的章节中描述。
DB15 （MSB）
C3
C2
C1
C0
DB7
DB6
DB5
DB4
DB3
有效时钟边沿（ SCLK ）
默认有效时钟沿是下降沿。写1到该
位的上升沿时钟数据中，或者一个0到时钟它在
下降沿。
DB0 （ LSB ）
DB2
DB1
DB0
0
0
0
0
控制位
数据位
图44. AD5429 8位输入移位寄存器的内容
DB15 （MSB）
C3
C2
C1
C0
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
0
DB0 （ LSB ）
0
控制位
数据位
图45. AD5439 10位输入移位寄存器的内容
DB15 （MSB）
C3
C2
C1
C0
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB0 （ LSB ）
DB1
DB0
控制位
数据位
图46. AD5449 12位输入移位寄存器的内容
DB15 （MSB）
1
1
0
1
SDO2
SDO1
DSY
HCLR
SCLK
X
X
X
X
X
X
DB0 （ LSB ）
X
控制位
图47.控制寄存器加载序列
版本C | 20页32
04464-016
04464-015
04464-014
04464-013
