DAC8420
应用
电源旁路和接地
在任何电路中的准确性是非常重要的，仔细consid-
的电源和接地回路布局有助于关合作
为确保达到额定性能。该DAC8420具有单一
接地引脚在内部连接到数字部分
作为逻辑参考电平。首先想到的可能是连接
该引脚为数字地;但是，在大型系统中的数字
地面是因为其他的开关电流往往吵
数字电路。即在接地引脚引入的任何噪声
可以耦合到模拟输出。因此，为了避免错误，从而导致
在敏感的模拟电路数字噪声，接地引脚
应连接到系统模拟地。地面
路径（电路板迹线）应尽可能宽，以减少
寄生电感和电阻电压降的任何影响。接地
面，建议如果可能的话。的噪声抗扰度
板上的数字电路，通常在几百毫秒的
伏，能很好地抑制共模噪声的典型
可见系统的模拟地和数字地之间。最后，该
模拟和数字地应连接到彼此
在系统中的一个点，以提供一个共同的参考。
这最好是在电源。
良好的接地的做法也基本保持模拟
表现在周围的模拟支持电路。同
两个参考输入，并能适度四个模拟输出
带宽和输出电流，有一个显著潜在
对于接地环路。再次，一个接地平面被推荐为
最有效的解决方案，由于噪声和减少错误
接地偏移。
+V
S
10F
0.1F
1 V
DD
该装置的性能，电源应尽可能减少噪声
可能。在5伏只有系统的情况下，理想的是使用
相同的5 V电源为模拟电路和
电路的数字部分。不幸的是，典型的5伏
供应极为嘈杂的，由于的快速边沿速率
流行的CMOS逻辑系列，从而诱发大的感性
电压尖峰，而忙碌的微控制器或微处理器
公共汽车，因此通常具有在大电流尖峰
总线活动。然而，通过适当地过滤所述电源，如图
在图32中，数字5伏供电可以被使用。电感器
和电容器产生一个过滤器，它不仅拒绝因噪音
到数字电路，但也滤除较低的频率
开关模式电源的噪声。模拟电源应
连接尽可能接近到数字的起源
提供以尽量减少数字部分的噪声。
铁氧体磁珠：
2圈， FAIR -RITE
#2677006301
TTL / CMOS
逻辑
电路
+5V
+ 100F
+ 10μF 22μF TO
可选。
坦。
0.1F
CER 。
+5V
回报
+5V
电源
图32.单电源模拟电源滤波器
模拟输出
缓冲模拟电压输出能力的DAC8420功能
源出和吸收高达5毫安，从± 15 V工作时
用品，省去了外部缓冲放大器在
同时保持规定的精度在大多数应用程序
在额定工作条件下。缓冲的输出是一个单纯的
运算放大器连接成电压跟随器，因此具有输出
特性非常类似于典型的运算放大器。
这些放大器具有短路保护。用户应
验证输出负载满足设备的能力，
在这两个输出电流和负载电容的条款。该
DAC8420是稳定的容性负载高达2 nF的典型。
然而，任何容性负载将增加稳定时间，
如果速度是一个问题应该被最小化。
该输出级包括一个P沟道MOSFET ，以拉
输出电压下降到负电源。这是非常重要的
在单电源系统，其中VREFLO通常具有相同的
电位为负电源。无负载时，在零电平
输出电压在这些应用中是小于500 μV通常
或小于1时， V的LSB
VREFHI
= 2.5 V.然而，当下沉
目前，此电压不会因为有限的阻抗增加
ANCE输出级。下拉的有效值
电阻器中的输出级通常为320 Ω 。用100 kΩ的
电阻器，连接到5伏，所产生的零电平的输出电压
–V
S
10F
0.1F
8
V
SS
GND
9
= 10μF钽
= 0.1μF陶瓷
图31.推荐的电源旁路方案
该DAC8420应该有充足的电源旁路，定位为
合到封装成为可能。图31示出了时建议
谁料10 μF并联电容值与0.1 μF 。该
0.1 μF电容应具有低等效串联电阻（ ESR ）
和有效串联电感（ESI） （如任何常见
陶瓷型电容器），它提供一个低阻抗路径
对地在高频率来处理由于瞬态电流
内部逻辑开关。为了保持所规定的模拟
00275-031
版本B |第17页24
00275-032
