ADAU1761
数字时序图
t
BIH
BCLK
t
立
t
BIL
t
LIS
LRCLK
DAC_SDATA
左对齐
模式
t
SIS
最高位
MSB - 1
t
SIH
t
SIS
最高位
DAC_SDATA
I
2
S模式
t
SIH
DAC_SDATA
右对齐
模式
8位时钟
（ 24位数据）
12位时钟
（20位数据）
14位时钟
（18位数据）
16位时钟
（ 16位数据）
07680-002
t
SIS
最高位
t
SIS
最低位
t
SIH
t
SIH
图2.串行输入端口时序
t
BIH
BCLK
t
BIL
LRCLK
ADC_SDATA
左对齐
模式
t
SODM
最高位
MSB - 1
t
SODM
ADC_SDATA
I
2
S模式
最高位
ADC_SDATA
右对齐
模式
8位时钟
（ 24位数据）
12位时钟
（20位数据）
14位时钟
（18位数据）
16位时钟
（ 16位数据）
t
SODM
最高位
最低位
图3.串行输出端口时序
版本C |第12页92
07680-003
