AN-1177
时钟分配应用程序
差分信号，例如LVDS ，是一个很好的选择
围绕电路板分配时钟信号。此外
LVDS，一对共模噪声抑制能力的好处
用于时钟分发的应用程序特殊优点是
辐射排放减少因之间的耦合
两种相反的信号。
CK
SI
EN
11 - BIT SHIFT
注册
应用说明
12位计数器
11位控制
注册
10 LVDS点 -
点对点链接
MULTI - DROP时钟分配
在许多应用中，电路中的多个节点可以取决于
在一个单个时钟源。一个简单的方法来分配
使用LVDS单个时钟源到多个节点，是用
如示于图6中。LVDS多点总线拓扑
的一个时钟源输出端被连接到一对信号线
有短存根到依赖于时钟的各个节点。
D
OUT +
CLK
R
T
LVDS
时钟
来源
D
OUT-
R
IN-
LVDS
时钟输入
11236-006
时钟
来源
MUX
1
节点9
Q9
Q9
0
CLK0
CLK0
CLK1
CLK1
0
Q8
Q8
Q7
1
MUX
Q7
Q6
Q6
Q5
R
IN +
CLK
时钟
来源
Q5
Q4
Q4
Q3
Q3
Q2
Q2
Q1
Q1
Q0
11236-007
CLK
CLK
图6.多点LVDS时钟分配
这种方法的缺点是，数
可连接的节点是有限的，存根向
的信号完整性退化（即，添加的抖动） 。存根
长度和阻抗，必须仔细控制。
ADN4670
Q0
节点0
POINT - TO- POINT时钟分配
一个时钟源可以连接到单个节点
需要使用点至点链接一个LVDS时钟输入。
这可以延伸通过的方式来提供的多个节点
一个LVDS缓冲器作为一个扇出器件。这个独立
组件接收来自时钟的LVDS时钟输出
源，并相应地提供该时钟信号给多个LVDS
在设备驱动器驱动多个点对点链路
接收节点。这种方法的优点在于，定时
上的时钟信号可以保持不受存根。
这种装置的一个例子是
ADN4670
时钟分配
缓冲区。这允许两个时钟源可以分布在
多达10个输出端，如图7中的输出可以是
使能，并通过一个串联的可编程装置被禁用
寄存器，其也被用于选择时钟源。
图7 。
ADN4670
应用程序通过分布时钟源10个节点
点至点LVDS连接
之间插入时任何缓冲器添加少量的抖动
初始的LVDS输出和最终LVDS输入，但
ADN4670
已被设计成具有低的附加抖动
<300 FS 。 10个输出端之间的偏移保持在小于30 ps的
具有高达1.1千兆赫的时钟信号。
时钟分配使用M- LVDS
用于时钟分配的另一个选择是使用M- LVDS
收发信机的时钟分发到多达32个节点中的多
降（或点对多点）的拓扑结构。 1型M- LVDS接收器（如
如在
ADN4690E
to
ADN4693E)
适合于这样的
应用程序，因为那里的接收器阈值无偏差
（这个偏移量可能会导致占空比失真的时钟信号）。
该
ADN4690E
to
ADN4693E
M- LVDS收发器类型
1接收器还具有额外的转换速率边缘的限制
从驱动器输出，这进一步限制了辐射
并从短截线的反射的效果。
第0版|第12页4
