位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第549页 > EE80C188XL12 > EE80C188XL12 PDF资料 > EE80C188XL12 PDF资料1第6页
80C186XL 80C188XL
该80C186XL提供了一个片选低memo-
RY称为LCS内存的底部包含
中断向量表起始地址为00000H
该80C186XL提供了四个MCS线，是
用户可定位的内存块中的活性本
块可以位于80C186XL 1兆字节的内
存储器地址空间专属领域DE-
通过UCS和LCS无论是基址及罚款
此内存块的大小是可编程的
该80C186XL可以产生片选最多
7外围设备，这些芯片选择是AC-
略去为128字节以上的七个连续的块
可编程基址基址
可位于任一存储器或I O空间
该80C186XL可以产生READY信号接口
应受每个存储器或外设CS线
要为每个插入的等待状态数
外设或存储器编程提供
0-3等待状态的所有访问该地区
该芯片选择是有源另外的
80C186XL可以被编程为：忽略EX-
ternal准备每个单独的芯片选择范围
或外部因素愿与集成
准备好发电机
在复位时的片选就绪逻辑将per-
形成以下操作
一个周期的8个时钟）的妈妈来获取数据和
其它存储数据
定时器计数器单元
该80C186XL提供了三个内部16位程序
可编程定时器，其中两个是高度灵活的
并连接到四个外部引脚（2每定时器）
它们可以用来计数外部事件的时间EX-
ternal事件生成不重复的波形
等第三计时器未连接到任何外部
销和用于实时编码和时间延迟有用
铺设应用除了第三计时器可以是
用作分频器的其他两种或作为DMA的
请求源
中断控制器
该80C186XL可以从多个接收中断
源的内部和外部的
80C186XL有5个外部和2个内部中断
源（定时器Couners和DMA ）内部IN-
中断控制器的作用是在合并这些请求
用于由CPU单独业务优先
增强模式操作
在兼容模式下运行80C186XL所有
在NMOS 80186的除特征
8087支持（即没有数学协是possi-
BLE在兼容模式）队列状态信息
仍然可用于超过8087其它设计目的
支持
所有的增强模式功能完全
当在兼容模式下掩盖的写任何的
增强模式寄存器不会有任何效果
而读操作将不会返回任何有效数据
在增强模式下的80C186XL将与运营
省电DRAM刷新和数字coproc-
ESSOR支持（仅80C186XL ）之外的所有的
兼容模式功能
如果连接到一个数学协处理器（ 80C186XL
只）这种模式将自动调用可承受的
出了NPX此模式下可以通过捆绑的输入
从80C186XL的复位输出信号
测试BUSY输入
所有的片选输出将被驱动为高电平
在离开RESET的UCS线将亲
编程提供片选到1K块
与设置在伴随READY控制位
011插入3个等待状态中，也可扩展相结合
ternal READY （即UMCS重置为FFFBH ）
没有其他的片选或READY控制寄存器
有RESET后的任何预定义的值，他们
直到CPU访问不会被激活
他们控制寄存器
DMA单元
该80C186XL DMA控制器提供了两个不知疲倦
侧挂高速DMA通道的数据传输
内存和I O空间之间可以发生（例如
内存I O ）或同一空间内（例如
内存到内存或I O到I O ）数据可
无论以字节（8位）或用文字转印（ 16
位）或从偶数或奇数地址
记
只有字节传输是可能的80C188XL
每个DMA通道保持既有20位源
和目标指针，它可以是任意IN-
cremented或每次数据传输后递减
（被一个或两个取决于字节或字传输）
每次数据传输消耗2总线周期（一个微型
6
队列状态模式
队列状态模式是由捆扎输入
RD引脚为低电平RD进行采样， RESET ，如果低
该80C186XL将重新配置ALE和WR引脚
要QS0和QS1分别这种模式是可用
能够在80C186XL均兼容和使
hanced模式
