第16页
时序信息
时序信息
图5
示出了使用配置设备时的时序波形图。
图5.时序波形使用配置设备
nINIT_CONF或VCC /变送到nCONFIG
OE /的nSTATUS
NCS / CONF_DONE
t
DSU
DCLK
数据
用户I / O
INIT_DONE
t
OEZX
D
0
t
CO
D
1
t
CL
t
DH
D
2
D
3
D
n
t
POR
t
CH
(1)
用户模式
三州
三州
注意
图5：
（1） EPC2设备驱动器
DCLK
低，
数据
配置后高。该EPC1和EPC1441器件驱动
DCLK
低，三态
数据
后
配置。
表8
列出在3.3 V. EPC2使用设备时的时序参数
使用EPC2器件在3.3 V时，表8时序参数
符号
t
POR
t
OEZX
t
CE
t
DSU
t
DH
t
CO
t
CDOE
f
CLK
t
MCH
t
MCL
t
SCH
t
SCL
t
中国航天科技集团公司
t
CCA
t
OEW
t
OEC
t
NRCAS
POR延迟
(1)
参数
OE
高
数据
输出启用
OE
高先上升沿
DCLK
数据
之前建立时间上升沿
DCLK
数据
上升沿后保持时间
DCLK
DCLK
to
数据
OUT
DCLK
to
数据
启用/禁用
DCLK
频率
DCLK
高时间为在配置链中的第一装置
DCLK
低的时间为在配置链中的第一装置
DCLK
高时间为后续设备
DCLK
低时用于随后的器件
DCLK
上升沿
nCASC
NCS
to
nCASC
级联延迟
OE
低脉冲宽度（重置） ，以保证计数器复位
OE
低（重置）到
DCLK
禁用延迟
OE
低（重置）到
nCASC
延迟
民
—
—
—
30
0
—
—
5
40
40
40
40
—
—
100
—
—
典型值
—
—
—
—
—
—
—
7.7
65
65
—
—
—
—
—
—
—
最大
200
80
300
—
—
30
30
12.5
100
100
—
—
25
15
—
30
30
单位
ms
ns
ns
ns
ns
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意
表
8:
（ 1 ）在初始上电时，上电复位延迟时，允许的电压电平稳定。随后的重新配置时不会出现此延迟。
配置设备的基于SRAM LUT设备
2012年1月
Altera公司。
