位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第160页 > AD5687RBRUZ-RL7 > AD5687RBRUZ-RL7 PDF资料 > AD5687RBRUZ-RL7 PDF资料1第7页
数据表
菊花链和回读时序特性
AD5689R/AD5687R
所有输入信号均采用t指定
R
= t
F
= 1纳秒/ V（ 10 ％90 ％的V
DD
）和定时从一个电压电平（V
IL
+ V
IH
）/ 2。参见图4
和图5 V
DD
= 2.7 V至5.5 V ， 1.8 V≤ V
逻辑
≤ 5.5 V; V
REF
= 2.5 V.所有规格牛逼
民
给T
最大
中，除非另有说明。 V
DD
=
2.7 V至5.5 V.
表5 。
参数
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
115
t
125
1
1
1.8 V
≤
V
逻辑
＆ LT ; 2.7 V
民
最大
66
33
33
33
5
5
15
60
60
36
15
15
2.7 V
≤
V
逻辑
≤ 5.5 V
民
最大
40
20
20
20
5
5
10
30
30
25
10
10
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC到SCLK下降沿
数据建立时间
数据保持时间
SCLK下降沿到SYNC上升沿
最小SYNC高电平时间
最小SYNC高电平时间
SDO数据SCLK上升沿有效
SCLK下降沿到SYNC上升沿
SYNC上升沿到SCLK上升沿
最大SCLK频率为25 MHz或15 MHz的频率， V
DD
= 2.7 V至5.5 V ， 1.8 V≤ V
逻辑
≤ V
DD
。通过设计和特性保证;未经生产测试。
电路和时序图
200A
I
OL
输出
针
V
OH
（分钟）
C
L
20pF
200A
I
OH
11256-004
图3.负载电路的数字输出（ SDO ）时序规范
SCLK
24
48
t
8
t
4
SYNC
t
11
t
12
t
5
SDIN
DB23
t
6
DB0
DB23
DB0
输入单词DAC
t
10
DB23
输入单词DAC N + 1
SDO
DB0
11256-005
未定义
输入单词DAC
图4.菊花链时序图
第0版|第28 7
