位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第383页 > ICS950508YFLF-T > ICS950508YFLF-T PDF资料 > ICS950508YFLF-T PDF资料1第10页
集成
电路
系统公司
ICS950508
字节20 ：组斜控制寄存器
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
名字
RESER VED
RESER VED
RESER VED
RESER VED
APIC_Skew 3
APIC_Skew 2
APIC_Skew 1
APIC_Skew 0
PWD
0
0
0
0
0
0
1
0
描述
RESER VED
RESER VED
RESER VED
RESER VED
这些4位可以改变3V66为APIC
歪斜的1.4ns - 2.9ns 。默认情况下，在电源
最多是 - 为2.5ns 。每个比纳尔增加或
APIC_SKEW的减量（ 3 ： 0 ）会
增加或减少的PCI的延迟
时钟由100ps的。
字节21 ：压摆率控制寄存器
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
名字
24 / 48_Slew 1
24 / 48_Slew 0
3V66_Slew 1
3V66_Slew 0
APIC_Slew 1
APIC_Slew 0
REF_Slew 1
REF_Slew 0
PWD
0
1
0
1
0
1
0
1
描述
24/48 MHz时钟压摆率控制位。
10 =强： 11 =正常; 01 =弱
3V66时钟压摆率控制位。
10 =强： 11 =正常; 01 =弱
IOAPIC时钟压摆率控制位。
10 =强： 11 =正常; 01 =弱
参考时钟压摆率控制位。
10 =强： 11 =正常; 01 =弱
字节22 ：压摆率控制寄存器
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
名字
SD_F摆1
SD_F摆0
SD （ 11 ： 8 ）摆1
SD （ 11 ： 8 ）回转0
SD （ 7 ： 4 ）摆1
SD （ 7 ： 4 ）摆0
SD（ 3：0 ）摆1
SD（ 3：0 ）回转0
PWD
0
1
0
1
0
1
0
1
描述
SDRAM_F时钟压摆率控制位。
10 =强： 11 =正常; 01 =弱
SDRAM （ 11 ： 8 ）时钟压摆率控制位。
10 =强： 11 =正常; 01 =弱
SDRAM （ 7 ： 4 ）时钟压摆率控制位。
10 =强： 11 =正常; 01 =弱
SDRAM（ 3：0 ）的时钟转换率控制比特。
10 =强： 11 =正常; 01 =弱
字节23 ：压摆率控制寄存器
位
第7位
第6位
第5位
B这4
第3位
第2位
第1位
位0
名字
PCI （ 7 ： 4 ）摆1
PCI （ 7 ： 4 ）摆0
PCI （3 ：0）摆1
PCI （3 ：0）回转0
CPU 1回转1
CPU 1 0回转
CPU 0回转1
CPU 0回转0
PWD
0
1
0
1
0
1
0
1
描述
PCI （ 7 ： 4 ）时钟压摆率控制位。
10 =强： 11 =正常; 01 =弱
PCI （3 ：0）的时钟转换率控制比特。
10 =强： 11 =正常; 01 =弱
CPUCLK 1个时钟压摆率控制位。
10 =强： 11 =正常; 01 =弱
CPUCLK 0时钟压摆率控制位。
10 =强： 11 =正常; 01 =弱
0470E—04/06/05
10
