ZL38065
6.4
上电顺序
数据表
上电时， RESET引脚必须保持为低电平100
s.
迫使RESET引脚为低电平将把ZL38065中
掉电状态。在这种状态下，所有的内部时钟都将停止， D<7 ： 0> ， Sout的，溃败， DTA和IRQ引脚处于三态。
16个主要的控制寄存器，中断FIFO寄存器和测试寄存器复位到零。
当RESET引脚返回到逻辑高和有效的MCLK被应用，用户必须等待500
s
对于PLL来
锁定。 C4I和F0i可以在此期间被激活。在这一点上，回声消除器必须具备的内部寄存器
复位到初始状态。这是通过以下两种方法之一来完成。用户可以发出一个第二硬件
复位或执行软件复位。第二个硬件复位通过驱动RESET引脚低电平至少进行
500 NS和被释放之前不超过1500纳秒。软件复位是通过编程“1”来实现的
每一个在主控制寄存器的PWUP位，等待250
s
（2帧），然后编程一个“0”到
每个PWUP位。
然后，用户必须等待500
s
为PLL重新锁定。一旦PLL被锁定时，用户可以通电的16
回声消除器的单独写“ 1”到PWUP位中的每一个主控制寄存器组回波
消除组。
对于每组回波消除器中，当PWUP位切换从零到1 ，回声消除器A和B的执行
其初始化程序。初始化程序设置的寄存器，基地址+ 00
（十六进制）
基地址+ 3F
（十六进制）
,
在默认的复位值，并清除自适应滤波器系数。两帧所必需的初始化
程序正确执行。
一旦初始化例程被执行时，用户可以设置每个通道的控制寄存器，基地址+ 00的
（十六进制）
基地址+ 3F
（十六进制）
，对于特定的应用。
系统的通电
复位保持低电平
延迟100
s
RESET高
MCLK活动
延迟500
s
五金
软件
注册。重置
复位低
延迟1000 NS
RESET高
PWUP为“1”
延迟250
s
PWUP为“0”
延迟500
s
ECAN就绪
图12 - 上电顺序流程图
21
卓联半导体公司
