位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第152页 > CY7C1367C-166AXC > CY7C1367C-166AXC PDF资料 > CY7C1367C-166AXC PDF资料3第8页
CY7C1366C ， CY7C1367C
单写访问发起的ADSP
当同时满足以下两个条件，该访问被启动
满意在时钟的上升： （ 1 ） ADSP为低电平，和（ 2 ）芯片
选择断言活跃。给出的地址被装入
地址寄存器和同时的地址前进逻辑
被传递到存储器核心。写信号（ GW ，
BWE和BW
X
），并在此先ADV输入将被忽略
周期。
ADSP触发写操作需要两个时钟周期来
完整的。如果网关被置为低电平的第二个时钟崛起，
数据提交给DQ
x
输入端被写入到
在该存储芯对应的地址位置。如果是GW
高，则写操作被BWE和体重控制
X
信号。该CY7C1366C / CY7C1367C提供字节写
这是在写周期说明表中描述的能力。
断言字节写使能输入（ BWE ）的选择
字节写入输入会选择写仅所需的字节。
字节写操作字节时没有选择留
不变。一个同步自定时写机制
提供简化的写操作。
由于CY7C1366C / CY7C1367C是一种常见的I / O设备，
输出使能（ OE ）之前必须拉高高
提交数据到DQ输入。这样做的三态输出
驱动程序。为安全起见， DQ会自动进入三态
每当一个写周期被检测到，无论OE的状态。
突发序列
该CY7C1366C / CY7C1367C提供一个二位的环绕
计数器，由美联储
[1:0]
，实现无论是交错或
线性突发序列。交错的色同步信号序列是
专门用于支持英特尔奔腾应用。该
线性脉冲串序列被设计为支持处理器
遵循线性突发序列。色同步信号序列是用户
可选择通过MODE输入。读取和写入突发
支持的操作。
主张ADV较低，时钟的上升将自动递增
脉冲串计数器中的脉冲串序列中的下一个地址。两
读取和写入，支持突发操作。
睡眠模式
ZZ的输入引脚是一个异步输入。断言ZZ的地方
SRAM中在功率节省“睡眠”模式。两个时钟
指令周期才能从这个“休眠”模式进入或退出。
在此模式下，数据的完整性是有保证。访问
当进入“休眠”模式挂起不被视为有效
也不是完成保证其动作。该装置
必须在进入“休眠”模式被取消。 CE设备，
ADSP和ADSC必须保持不活动T的持续时间
ZZREC
之后， ZZ输入返回低电平。
交错突发地址表
（ MODE =浮动或V
DD
)
第一次
地址
A1:A0
00
01
10
11
第二
地址
A1:A0
01
00
11
10
第三
地址
A1:A0
10
11
00
01
第四
地址
A1:A0
11
10
01
00
单写访问发起ADSC
ADSC写访问被启动时，在下列条件
是满足： （ 1 ） ADSC为低电平， （ 2 ） ADSP被拉高
HIGH ， （ 3 ）芯片选择断言活跃，以及（ 4 ）适当
的写输入（ GW ， BWE和BW组合
X
）是
主张积极进行写操作所需的字节（ S） 。 ADSC
触发写访问需要一个时钟周期来完成。
给出的地址被加载到地址寄存器和
同时被输送到所述地址逻辑前进
内存核心。在这个周期的阿德福韦输入被忽略。如果一个
全局写进行的，呈现给DQ的数据
X
is
写入到相应的地址位置在存储器
核心内容。如果一个字节写入时进行的，只有被选中的字节是
写的。字节写操作字节时没有选择留
不变。一个同步自定时写机制
提供简化的写操作。
由于CY7C1366C / CY7C1367C是一种常见的I / O设备，
输出使能（ OE ）之前必须拉高高
呈现数据到DQ
X
输入。这样做的三态输出
驱动程序。为安全起见， DQ
X
自动三态
每当一个写周期被检测到，无论OE的状态。
线性突发地址表
（ MODE = GND）
第一次
地址
A1:A0
00
01
10
11
第二
地址
A1:A0
01
10
11
00
第三
地址
A1:A0
10
11
00
01
第四
地址
A1:A0
11
00
01
10
ZZ模式电气特性
参数
I
DDZZ
t
ZZS
t
ZZREC
t
ZZI
t
RZZI
描述
休眠模式下的待机电流
设备操作ZZ
ZZ恢复时间
ZZ积极睡觉电流
ZZ无效退出休眠电流
测试条件
ZZ > V
DD
–
0.2 V
ZZ > V
DD
– 0.2 V
ZZ < 0.2 V
此参数被采样
此参数被采样
民
–
–
2t
CYC
–
0
最大
50
2t
CYC
–
2t
CYC
–
单位
mA
ns
ns
ns
ns
文件编号： 38-05542牧师*
第8页32
