集成设备技术
DAC1408D650
2 ， 4或8内插DAC与JESD204A
由主DAC产生的MDS信号必须在一个DAC到达所有的奴隶
输出时钟的周期。这导致PCB布局约束MDS的信号，也为
时钟分配。因为走线长度不同，则时钟边沿到达各
DAC的时间不同。
TDAC
参考时钟
PH01
主时钟
PH02
从1个时钟
PH03
从2个时钟
001aal072
图9 。
时钟偏差的情况下1 ：法师是最远
在最坏的情况下时钟偏移由下式给出
t
1
=
PH01
–
PH03
其中PH0x代表
跟踪延迟和时钟的总和歪斜在时钟发生器的输出。
最大允许的跟踪延迟了MDS信号由下式给出
t
=
TDAC
–
t
1
.
DAC1408D650 6
2012 IDT保留所有权利。
产品数据表
牧师06 - 2012年7月2日
18 96
