的MoBL
时钟
M200/M500
串行总线上的图3的数据传输序列
SCL
SDA
开始
条件
地址或
应答
有效
数据可能
改变
停止
条件
图4.数据帧结构
SDA
写
多种
邻近的
注册
启动信号
1位
1位从
R / W = 1的ACK
7-bit
设备
地址
1位
SLAVE
确认
1位
1位从
R / W = 0的ACK
7-bit
设备
地址
1位
SLAVE
确认
1位
SLAVE
确认
8-bit
注册
数据
(XXH+1)
1位
SLAVE
确认
8-bit
注册
数据
(XXH+2)
1位
SLAVE
确认
8-bit
注册
数据
（ FFH ）
1位
SLAVE
确认
1位
SLAVE
确认
1位
SLAVE
确认
8-bit
注册
地址
（ XXh时）
8-bit
注册
数据
（ XXh时）
8-bit
注册
数据
(00H)
停止信号
SDA
读
当前
地址
读
启动信号
1位
主
确认
8-bit
注册
数据
停止信号
SDA
读
多种
邻近的
注册
启动信号
1位
1位从
R / W = 0的ACK
7-bit
设备
地址
1位
SLAVE
确认
1位
主
确认
8-bit
注册
数据
（ XXh时）
1位
主
确认
8-bit
注册
数据
(XXH+1)
1位
主
确认
8-bit
注册
数据
（ FFH ）
1位
主
确认
1位
主
确认
1位
主
确认
8-bit
注册
地址
（ XXh时）
7-bit
设备
地址
+R/W=1
反复
开始位
8-bit
注册
数据
(00H)
停止信号
图5.数据有效和数据转换周期
数据有效
过渡
到下位
SDA
t
DH
t
SU
VIH
CLK
高
CLK
低
SCL
VIL
文件编号： 001-29139修订版* C
第17页第7
[+ ]反馈
