的MoBL
时钟
M200/M500
概述
2配置PLL
的的MoBL
时钟M200 / M500系列产品有两个PLL
时钟发生器集成电路设计用于蜂窝电话，笔记本电脑或
消费电子应用。它可以被用来生成
两个独立的输出频率范围为3至50 MHz
从一个单一的输入参考时钟。
PD ＃ / OE模式
PD ＃ / OE输入端（引脚4 ）可以编程为两种操作
掉电（PD ＃）或输出使能（OE ）模式。需要注意的是权力
下关断整个芯片，产生最小功率
消费设备。设置此信号带来高的
设备中使用默认寄存器设置操作模式。该
PD ＃开启时间是通过导通的锁相环的时间限制。
残疾人输出第一驱动为低电平状态关闭之前。
关闭时，它们保持为低的内部电阻弱
（ 160千欧）
当此引脚设定为输出使能（ OE ） ，时钟
输出可以启用或使用OE （引脚4 ）禁用。个人
时钟输出可以被编程为对本OE引脚敏感。
I
2
C程序设计
的的MoBL
时钟M200和M500有一个串行I
2
C接口
该程序配置存储阵列合成
输出频率由可编程输出分频器，蔓延
特性和驱动强度。我
2
C能也可以用于
在系统控制这些可编程功能。
保持活动模式
通过激活该设备在保持活动模式，掉电
模式切换到省电模式，禁用所有的PLL
和输出，但保留的易失性寄存器的内容。
因此，任何配置更改通过我做了
2
C接口是
保存完好。通过停用保持活动模式，我
2
C内存是
在掉电不保留，但功耗
相对于保持活动模式降低。
输入参考时钟
输入到M200和M500被设计成使用外部
为1兆赫至48兆赫的频率范围内的基准时钟
在EXCLKIN引脚。用于将输入的基准时钟的电压电平
使用必须遵循用于设备VDD电压，如图
该DC与AC规范。
输出电源选项
有三个时钟输出CLK1 ， CLK2和CLK3通过驱动
三个独立的输出电源： VDD_CLK1 ， VDD_CLK2 ，
和VDD_CLK3分别。对于每个不同的电压电平
这些电源可以使用，它们可以是任何的1.5 V
1.8 V ， 2.5 V ， 3.0 V或3.3 V给予用户多种选择的输出
时钟的电压电平。
输出驱动强度
单个时钟输出的直流驱动强度可
编程为不同的值。
表3
显示了典型的上升
时间和下降时间对不同的驱动强度的设置。
表3.输出驱动强度
输出驱动强度
低
中低
中高
高
上升/下降时间（ NS ）
（典型值）
6.8
3.4
2.0
1.0
输出源选择
这些器件具有三个时钟输出， CLK1 ， CLK2和CLK3 。
有三种可用的时钟源为这些输出。这些
时钟源： PLL1 ， PLL2 ，或EXCLKIN 。输出时钟
源的选择是通过使用三个可选纵横制交换机。
因此，这三种可用的时钟源的任何一个可以是
任意选择的时钟输出。这给用户一个
灵活性，有多达两个独立的时钟和一个基准
时钟输出。
类属配置和定制频率
该器件可提供工厂的具体程序
频率的订购信息页面，如图所示。这
工厂特定程序部分可以用于设备
评估目的。的的MoBL
时钟可以自定义
编程为任何所需的频率和上市的功能。为
客户特定的编程和我
2
C可编程存储器
位图的定义，请联系当地的赛普拉斯现场
应用工程师（ FAE ）或销售代表。
扩频控制
该PLL2已扩频能力降低EMI的
该系统。该器件采用了赛普拉斯专有的PLL和
扩频时钟（ SSC ）技术，合成和
调制PLL的频率。扩频功能
可以通过我被打开或关闭
2
I2C器件编程。它可以是
工厂从± 0.125 ％编程为中心的传播范围
到± 2.50％ ，或向下传播范围从-0.25 ％到-5.0 ％ ，与
利盟或线性调制方式。
文件编号： 001-29139修订版* C
第17页5
[+ ]反馈
